例说FPGA连载14:自由扩展——外设电路(IO应用)

[复制链接]
446|0
手机看帖
扫描二维码
随时随地手机跟帖
rousong1989|  楼主 | 2016-7-30 18:08 | 显示全部楼层 |阅读模式
例说FPGA连载14自由扩展——外设电路(I/O应用)
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1c0nf6Qc
1.jpg
FPGA器件拥有着丰富的I/O资源,它的可扩展性非常强,这也是我们使用它的一个很重要原因。如果说前面四个部分电路的设计相对而言都比较固定,那么I/O引脚应用则相对要自由很多。当然了,这里所谓的“自由”,并不意味了电路设计的随意,而是指着电路设计的可选择性丰富而言的。话说回来,这里的“自由”也还是要建立在一定的基础之上的。笔者根据多年的工程经验,对于I/O与外设的连接扩展,归纳出以下一些要点:
● 输入和输出时钟信号尽量分配到专用的引脚上。
● 差分信号对必须分配到支持差分传输的专用引脚上。
● 高速信号分配到支持高速传输的专用引脚上,如支持DDR的专用I/O接口。
● 一些硬核使用的引脚可能是固定的,千万不能随意分配。
● 总线信号尽量分配到同一个bank或者相近的bank中。
● 一些可能产生噪声干扰的信号(如时钟信号)尽量远离器件的配置信号和其他敏感信号。
● 引脚分配时尽可能减少交叉连接。

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

338

主题

338

帖子

28

粉丝