发新帖我要提问
返回列表
打印

【求助】【FPGA】如何根据精度选择晶振

[复制链接]
2489|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
天工的后代|  楼主 | 2016-8-8 16:27 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 晶振, 精度, hz, 时钟
如果要检测一个1Hz~10MHz的频率，进度要求0.01%，应该选择多少M晶振作为FPGA的时钟呢？有什么计算关系呢？一下子陷入思维误区了。望好心人搭手拯救一下。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
nethopper| | 2016-8-9 11:12 | 只看该作者
FPGA内部有PLL可做升降频用，所以只能说最后用来测量脉宽或计数的时钟频率了。这个时钟频率肯定要大于20MHZ，上不封顶，看具体测量的方法了。比如，如果只记录一个脉宽就测量出频率，那么时钟频率就会要非常高，能分辨0.01%的脉宽。如果记录100个脉冲宽度才测量出频率，那么时钟频率足以分辨1%的脉宽就行了。如果记录1000个脉冲宽度才测量出频率，那么时钟频率足以分辨10%的脉宽就行了。究竟记录多少个脉冲才显示出一个频率要看被测信号的频率了以及所要求的频率测量刷新速度，高频多点，低频少点。

使用特权

评论回复 赏
板凳
天工的后代|  楼主 | 2016-8-9 11:53 | 只看该作者
nethopper 发表于 2016-8-9 11:12
FPGA内部有PLL可做升降频用，所以只能说最后用来测量脉宽或计数的时钟频率了。这个时钟频率肯定要大于20MHZ ...

谢谢

使用特权

评论回复 赏
地板
dirtwillfly| | 2016-8-9 12:43 | 只看该作者
nethopper 发表于 2016-8-9 11:12
FPGA内部有PLL可做升降频用，所以只能说最后用来测量脉宽或计数的时钟频率了。这个时钟频率肯定要大于20MHZ ...

使用特权

评论回复 赏
5楼
上海唐辉电子97| | 2016-8-10 15:43 | 只看该作者
本帖最后由 上海唐辉电子97 于 2016-8-11 09:34 编辑

关于晶振的应用问题，访问 上海唐辉电子 官网吧，上面有很多技术**。

唐辉电子，深耕晶振行业15年，非常专业，行业公认。有口有碑。

如果需要免费的样品，请找我们申请，我们支持您。

少许样品，是免费送给各位研发工程师的。




32.768晶振2.jpg (18.13 KB )

32.768晶振2.jpg

32.768晶振3.jpg (19.6 KB )

32.768晶振3.jpg

使用特权

评论回复 赏
6楼
ar_dong| | 2016-8-20 12:18 | 只看该作者
这个无所谓啊，输入频率可以分频在测试啊
只要你的晶振精度够就行啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

天工的后代

2

主题

6

帖子

0

粉丝