发新帖我要提问
返回列表
打印
[FPGA]

使用altera的fpga时无**确读取IO的状态

[复制链接]
821|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
liudanwei|  楼主 | 2016-8-13 16:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
altera, FPGA, IO, 引脚
使用altera的fpga时让其中一个引脚作为输入时无法读取IO的状态，作为输出时可以可以正常输出。有没有人遇到过这种问题。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
nethopper| | 2016-8-14 21:19 | 只看该作者
IO 标准没设置对？

使用特权

评论回复 赏
板凳
玄德| | 2016-8-15 08:56 | 只看该作者

怎么读的？

使用特权

评论回复 赏
地板
habc987| | 2016-9-11 20:59 | 只看该作者
一般都不会

使用特权

评论回复 赏
5楼
yulunna| | 2016-9-12 13:06 | 只看该作者
读端口状态，外部加个上啦。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

liudanwei

27

主题

132

帖子

2

粉丝