发新帖我要提问
返回列表
打印
[FPGA]

ZYNQ7000 AXI总线的MIG能跑到多高的吞吐量

[复制链接]
1616|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
g47603690|  楼主 | 2016-8-17 19:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
zynq7000, 总线, DDR, 接口, DDR3
目前硬件已经基本上确定。
器件：ZYNQ7045 -2
DDR3最高频率是：800MHz
DDR3位宽是16bit，数量是一片，挂在PL端

需要在PL端对DDR3同时进行读写操作
读取的吞吐量是13Gbps，写入的吞吐量是6.5Gbps
我之前用的MIG是FIFO接口的，在ISE下开发，现在转到VIVADO下，MIG貌似都是AXI接口了，请问下，AXI接口的MIG能否满足我的要求？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

g47603690

16

主题

22

帖子

1

粉丝