用FPGA写了一个UART接受模块，接受来自STM32串口传来的0x00,0x01,...0x09，然后UART接受模块将数据写入FIFO中，经FIFO再由UART发送模块，发送到上位机显示。下面是代码，求大神指点
问题如下：
1.我STM32只发送了一次0x00，0x01，..0x09，为什么上位机会显示那么多的？
主代码
module uartfifo(
clk,rst_n,
rs232_rx,rs232_tx,
// wrusedw
//wrf_wrreq
led0
);
input clk; // 25MHz主时钟
input rst_n; //低电平复位信号
//output wrf_wrreq;
//output wrusedw;
output led0;
output rs232_tx; //RS232发送数据信号
input rs232_rx; // RS232接收数据信号
wire bps_start1;
wire[7:0] rx_data; //接收数据寄存器，保存直至下一个数据来到
//wire rx_int; //接收数据中断信号,接收到数据期间始终为高电平
wire[7:0] wrf_din; //数据写入缓存FIFO输入数据总线
wire wrf_wrreq; //数据写入缓存FIFO数据输入请求，高有效
wire[7:0] tx_data; //串口待发送数据
wire tx_start; //串口发送数据启动标志位，高有效
wire fifo232_rdreq; //FIFO读请求信号，高有效
wire fifo_empty; //FIFO空标志位，高有效
wire led0;
wire[7:0] wrusedw;
assign tx_start = ~fifo_empty; //fifo有数据即启动串口模块发送数据
assign led0 = (wrusedw>8'd1);
uart_speed_select speed_rx(
.clk(clk), //波特率选择模块
.rst_n(rst_n),
.bps_start(bps_start1),
.clk_bps(clk_bps1)
);
fifotest fifotest_inst (
.data ( wrf_din ),
.rdclk ( clk ),
.rdreq ( fifo232_rdreq ),
.wrclk ( clk ),
.wrreq ( wrf_wrreq ),
.q ( tx_data ),
.rdempty ( fifo_empty ),
.rdusedw (),
.wrfull ( ),
.wrusedw (wrusedw)
);
//例化串口发送模块
uart_ctrl uut_uartfifo(
.clk(clk),
.rst_n(rst_n),
.tx_data(tx_data),
.tx_start(tx_start),
.fifo232_rdreq(fifo232_rdreq),
.rs232_tx(rs232_tx)
);
my_uart_rx my_uart_rx(
.clk(clk), //接收数据模块
.rst_n(rst_n),
.rs232_rx(rs232_rx),
.rx_data(wrf_din),
.wrf_wrreq(wrf_wrreq),
// .rx_int(rx_int),
.clk_bps(clk_bps1),
.bps_start(bps_start1)
);
endmodule
UART接受代码
module my_uart_rx(
clk,rst_n,
rs232_rx,rx_data,//rx_int,
wrf_wrreq,
clk_bps,bps_start
);
input clk; // 50MHz主时钟
input rst_n; //低电平复位信号
input rs232_rx; // RS232接收数据信号
input clk_bps; // clk_bps的高电平为接收或者发送数据位的中间采样点
output bps_start; //接收到数据后，波特率时钟启动信号置位
output[7:0] rx_data; //接收数据寄存器，保存直至下一个数据来到
//output rx_int; //接收数据中断信号,接收到数据期间始终为高电平
output wrf_wrreq;
//----------------------------------------------------------------
reg rs232_rx0,rs232_rx1,rs232_rx2; //接收数据寄存器，滤波用
//wire neg_rs232_rx; //表示数据线接收到下降沿
wire wrf_wrreq;
always @ (posedge clk or negedge rst_n) begin
if(!rst_n) begin
rs232_rx0 <= 1'b0;
rs232_rx1 <= 1'b0;
rs232_rx2 <= 1'b0;
end
else begin
rs232_rx0 <= rs232_rx;
rs232_rx1 <= rs232_rx0;
rs232_rx2 <= rs232_rx1;
end
end
//下面的下降沿检测可以滤掉<20ns-40ns的毛刺(包括高脉冲和低脉冲毛刺)，
//这里就是用资源换稳定（前提是我们对时间要求不是那么苛刻，因为输入信号打了好几拍）
//（当然我们的有效低脉冲信号肯定是远远大于40ns的）
assign neg_rs232_rx = ~rs232_rx1 & rs232_rx2; //接收到下降沿后neg_rs232_rx置高一个时钟周期
//----------------------------------------------------------------
reg bps_start_r;
reg[3:0] num; //移位次数
reg rx_int; //接收数据中断信号,接收到数据期间始终为高电平
always @ (posedge clk or negedge rst_n)
if(!rst_n) begin
bps_start_r <= 1'bz;
rx_int <= 1'b0;
end
else if(neg_rs232_rx) begin //接收到串口接收线rs232_rx的下降沿标志信号
bps_start_r <= 1'b1; //启动串口准备数据接收
rx_int <= 1'b1; //接收数据中断信号使能
end
else if(num==4'd12) begin //接收完有用数据信息
bps_start_r <= 1'b0; //数据接收完毕，释放波特率启动信号
rx_int <= 1'b0; //接收数据中断信号关闭
end
assign bps_start = bps_start_r;
reg rx_int0,rx_int1,rx_int2; //rx_int信号寄存器，捕捉下降沿滤波用
//wire neg_rx_int; // rx_int下降沿标志位
always @ (posedge clk or negedge rst_n) begin
if(!rst_n) begin
rx_int0 <= 1'b0;
rx_int1 <= 1'b0;
rx_int2 <= 1'b0;
end
else begin
rx_int0 <= rx_int;
rx_int1 <= rx_int0;
rx_int2 <= rx_int1;
end
end
assign wrf_wrreq = ~rx_int1 & rx_int2; //捕捉到下降沿后，wrf_wrreq拉高保持一个主时钟周期
//----------------------------------------------------------------
reg[7:0] rx_data_r; //串口接收数据寄存器，保存直至下一个数据来到
//----------------------------------------------------------------
reg[7:0] rx_temp_data; //当前接收数据寄存器
always @ (posedge clk or negedge rst_n)
if(!rst_n) begin
rx_temp_data <= 8'd0;
num <= 4'd0;
rx_data_r <= 8'd0;
end
else if(rx_int) begin //接收数据处理
if(clk_bps) begin //读取并保存数据,接收数据为一个起始位，8bit数据，1或2个结束位
num <= num+1'b1;
case (num)
4'd1: rx_temp_data[0] <= rs232_rx; //锁存第0bit
4'd2: rx_temp_data[1] <= rs232_rx; //锁存第1bit
4'd3: rx_temp_data[2] <= rs232_rx; //锁存第2bit
4'd4: rx_temp_data[3] <= rs232_rx; //锁存第3bit
4'd5: rx_temp_data[4] <= rs232_rx; //锁存第4bit
4'd6: rx_temp_data[5] <= rs232_rx; //锁存第5bit
4'd7: rx_temp_data[6] <= rs232_rx; //锁存第6bit
4'd8: rx_temp_data[7] <= rs232_rx; //锁存第7bit
default: ;
endcase
end
else if(num == 4'd12) begin //我们的标准接收模式下只有1+8+1(2)=11bit的有效数据
num <= 4'd0; //接收到STOP位后结束,num清零
rx_data_r <= rx_temp_data; //把数据锁存到数据寄存器rx_data中
end
end
assign rx_data = rx_data_r;
endmodule
UART发送代码
module uart_tx(
clk,rst_n,
tx_data,tx_start,clk_bps,
rs232_tx,bps_start,fifo232_rdreq
);
input clk; // 25MHz主时钟
input rst_n; //低电平复位信号
input[7:0] tx_data; //待发送数据
input tx_start; //串口发送数据启动标志位，高有效
input clk_bps; //发送数据标志位，高有效
output rs232_tx; // RS232发送数据信号
output bps_start; //波特率时钟计数器启动信号,高有效
output fifo232_rdreq; //FIFO读请求信号，高有效
//---------------------------------------------------------
reg tx_en; //发送数据使能信号，高有效
reg[3:0] num;
always @ (posedge clk or negedge rst_n)
if(!rst_n) tx_en <= 1'b0;
else if(num==4'd11) tx_en <= 1'b0; //数据发送完成
else if(tx_start) tx_en <= 1'b1; //进入发送数据状态中
assign bps_start = tx_en;
//tx_en脉冲上升沿检测，作为FIFO读使能信号
reg tx_enr1,tx_enr2; //tx_en寄存器
always @(posedge clk or negedge rst_n)
if(!rst_n) begin
tx_enr1 <= 1'b1;
tx_enr2 <= 1'b1;
end
else begin
tx_enr1 <= tx_en;
tx_enr2 <= tx_enr1;
end
assign fifo232_rdreq = tx_enr1 & ~tx_enr2; //tx_en上升沿置高一个时钟周期
//---------------------------------------------------------
reg rs232_tx_r; // RS232发送数据信号
always @ (posedge clk or negedge rst_n)
if(!rst_n) begin
num <= 4'd0;
rs232_tx_r <= 1'b1;
end
else if(tx_en) begin
if(clk_bps) begin
num <= num+1'b1;
case (num)
4'd0: rs232_tx_r <= 1'b0; //发送起始位
4'd1: rs232_tx_r <= tx_data[0]; //发送bit0
4'd2: rs232_tx_r <= tx_data[1]; //发送bit1
4'd3: rs232_tx_r <= tx_data[2]; //发送bit2
4'd4: rs232_tx_r <= tx_data[3]; //发送bit3
4'd5: rs232_tx_r <= tx_data[4]; //发送bit4
4'd6: rs232_tx_r <= tx_data[5]; //发送bit5
4'd7: rs232_tx_r <= tx_data[6]; //发送bit6
4'd8: rs232_tx_r <= tx_data[7]; //发送bit7
4'd9: rs232_tx_r <= 1'b1; //发送结束位
default: rs232_tx_r <= 1'b1;
endcase
end
else if(num==4'd11) num <= 4'd0; //复位,实际发送一个数据时间为10.5个波特率时钟周期
end
assign rs232_tx = rs232_tx_r;
endmodule
|
楼主
标题置顶
标题高亮
