发新帖我要提问
返回列表
打印
[FPGA]

编译出错求解

[复制链接]
764|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
遇见你最美|  楼主 | 2016-9-5 18:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
编译, AD, IO, UART, BLE
建立的工程，编译出现了好多这样的警告，大家有知道怎么解决吗？多谢啦

taking address of expression of type 'void' [enabled by default]       

我用的是Quartus 13.1,在Nios II software Build Tools for eclipse编译时出现的，错误定位在alt_load.c中       

使用特权

评论回复 赏

相关下载

相关帖子
沙发
JLennon| | 2016-9-6 13:33 | 只看该作者
把工程文件打包传上来看看

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

遇见你最美

1

主题

15

帖子

0

粉丝