21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 编译出错求解
返回列表 发新帖我要提问

[FPGA] 编译出错求解

[复制链接]
901|1
 楼主| 遇见你最美 发表于 2016-9-5 18:59 | 显示全部楼层 |阅读模式
编译, AD, IO, UART, BLE
建立的工程，编译出现了好多这样的警告，大家有知道怎么解决吗？多谢啦

taking address of expression of type 'void' [enabled by default]       

我用的是Quartus 13.1,在Nios II software Build Tools for eclipse编译时出现的，错误定位在alt_load.c中       
回复

收藏 举报

相关帖子
JLennon 发表于 2016-9-6 13:33 | 显示全部楼层
把工程文件打包传上来看看
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

遇见你最美

1

主题

15

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部