高压放电出大事了，请大伙帮忙

发表于 2016-9-7 10:25

以前一直整数字电路都挺溜的，这次搞了个数字和模拟混合的电路，就出大事了。
事情是这样的，一套数字电路里包括ARM CPU和FPGA等电路，最要命的是有一块模拟电路要进行2KV放电，放电的瞬间FPGA就复位了，CPU也歇菜了。后来用示波器测量了一下，示波器一端接稳压电源的地，另一端接板子上的地，在不放电的时候，可以看到波形平稳，一旦放电，会出现大量杂波，峰峰值可达2V，FPGA核心电压才1.2V，自动复位也不奇怪了。问问各位有经验的大师，这种杂波该怎么抑制？还是说放电的地和数字地应该分离？多谢！

发表于 2016-9-7 10:33

首先考虑把模拟电路2KV放电部分跟其他的隔离开最简易。

发表于 2016-9-7 10:52

shalixi 发表于 2016-9-7 10:33
首先考虑把模拟电路2KV放电部分跟其他的隔离开最简易。

现在高压部分是隔离开的，但是共地的。就是放电时，对地的干扰超过想象。

发表于 2016-9-8 16:37

来个大神指导一下呀

发表于 2016-9-8 16:52

2KV静电直接打模拟系统地？

发表于 2016-9-8 21:16

firefight4321 发表于 2016-9-8 16:52
2KV静电直接打模拟系统地？

不是静电，放电功能是本身的一个需求，自己设计的放电回路。

发表于 2016-9-8 22:15

这种情况不隔离，一定要出问题

发表于 2016-9-8 23:55

一惊一咋的，ESD就ESD，还以为出事故了

发表于 2016-9-9 13:04

模拟地和数字地最好分离，如果无法完全分离，则考虑单点接地。最终要的是在ESD时要能够有良好的接地条件。

高压放电出大事了，请大伙帮忙

相关帖子

浏览过的版块

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术导师奖章

湍急之河流

缘定三生

社区建设奖章