请教高人高频信号布线问题

登录 · 发表于 2016-9-8 21:14

本帖最后由 zeaphr 于 2016-9-8 21:21 编辑

在一个A4纸大小的PCB上，从短边中间输入一个700MHz的时钟线，要把时钟输送到均匀分布在PCB上的300个点上。
这PCB上只有这一个高频信号，其他都是几K级的非常低频的信号。电源是5V，整板电流不超过200mA，时钟线上的电流不超过50mA。

请教高人如何才能更简单、更可靠的将这个700MHz时钟线布线到各个点上？
之前是在双层板上，将时钟通过类似框格的方式拉到各个点上（如下图），框格间距8cm左右。但是信号质量不好，信号上下冲、振荡很厉。

如果将PCB改成4层，这个时钟线独立占用一层，整层敷铜，在各个输出点上打孔到表层，这样是否可行？敷铜面积这么大，是否合适？
先谢谢各位！

发表于 2016-9-8 21:19

有PCB版面？好像应该发到那里，怎么转过去

发表于 2016-9-8 23:55

最好使用4层板，时钟线最好加多路缓冲，然后分区域直线布线并加终端电阻。高速（注意，这里通常不称为“高频”）电路不可以经纬走线。

发表于 2016-9-9 00:37

A4大的板子，时钟用整层铺铜？阻抗将在1欧以下，楼主你驱动源能提供几A的电流不？

发表于 2016-9-9 00:44

楼主这个东东，时钟树是必须的，这才能保证延迟，起码要十几颗buffer, 而且700MHz的时钟必然是差分走线，居然搞成经纬线，服了。。。

发表于 2016-9-9 08:09

谢谢各位大神的解答！

还有一个问题，如果不是单向的时钟信号，而是一对双向通讯的差分高速信号，如何布线合适，谢谢！

发表于 2016-9-9 16:19

PowerAnts 发表于 2016-9-9 00:37
A4大的板子，时钟用整层铺铜？阻抗将在1欧以下，楼主你驱动源能提供几A的电流不？ ...

“几A的电流” ？这个怎么理解？
这个时钟线是数字信号，输出点上接的也是cmos电路的输入端，为什么需要几A的电流？能否解释一下

发表于 2016-9-9 17:36

zeaphr 发表于 2016-9-9 16:19
“几A的电流” ？这个怎么理解？
这个时钟线是数字信号，输出点上接的也是cmos电路的输入端，为什么需 ...

耦合的电容太大了啊，相当于驱动电容负载

发表于 2016-9-9 18:03

这么高级，是相控阵雷达吗？

发表于 2016-9-9 23:04

taoest 发表于 2016-9-9 18:03
这么高级，是相控阵雷达吗？

没那么高端，就是普通民用。相控阵哪有可能就200mA

发表于 2016-9-10 12:43

主板上的方案是使用时钟恢复芯片，就是个同频移相PLL

请教高人高频信号布线问题

本帖子中包含更多资源

相关帖子

评论

浏览过的版块

永恒之光奖章

坚毅之洋流

十世金身

技术领袖奖章

终身成就奖章

技术导师奖章

突出贡献奖章

沉静之湖泊

伴坛终老

湍急之河流

技术奇才奖章

技术高手奖章

经常做客