发新帖我要提问
返回列表
打印
[FPGA]

Synplify pro综合结果作为ISE/Vivado的输入？

[复制链接]
1848|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
azzzztec|  楼主 | 2016-9-10 01:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Synplify, Vivado, se, 脚本, tcl
一直都在用synplify做综合，在ISE图形界面里操作：在环境里指定synplify作为综合工具，然后一键解决。现在要改用tcl脚本，请教各位达人，怎样在脚本里调用synplify的输出做后面的translate/map/p&r/……？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

azzzztec

59

主题

157

帖子

1

粉丝