21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Synplify pro综合结果作为ISE/Vivado的输入？
返回列表 发新帖我要提问

[FPGA] Synplify pro综合结果作为ISE/Vivado的输入？

[复制链接]
2182|0
 楼主| azzzztec 发表于 2016-9-10 01:52 | 显示全部楼层 |阅读模式
Synplify, Vivado, se, 脚本, tcl
一直都在用synplify做综合，在ISE图形界面里操作：在环境里指定synplify作为综合工具，然后一键解决。现在要改用tcl脚本，请教各位达人，怎样在脚本里调用synplify的输出做后面的translate/map/p&r/……？

回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

azzzztec

59

主题

157

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部