求助C6747的JTAG的TRST一直为低的原因

发表于 2016-9-12 20:17

最近正在调一块C6747的板子，现在上电复位期间，CVdd比DVdd先上电，上电期间RESET为低，然后为高，所以，RESET、CVdd、DVdd的上电时序是正常的，但是JTAG的TRST一直为低，用示波器量到TRST在DVdd上电的ramp（爬坡）期间有个1.8V的脉冲，但是在其他某些IO上也量到同样脉冲，然后TRST一直为低，用合众达的560仿真器连接一直死，可能因为TRST得原因，TRST对DSP来说是输入，低电平复位，但是不知为什么一直为低，请高手指点是什么原因？
另外，RESETOUT输出也一直为低。我们使用的电源芯片是TPS65023，DSP的复位是由TPS65023产生的100ms的复位。
万分谢谢！

发表于 2016-9-12 20:36

TRST在默认状态下就是低电平，用来将DSP的JTAG部分电路保持在复位状态，当仿真器需要使用JTAG部分电路时会把它拉高

发表于 2016-9-12 20:58

RESETOUT在PINMUX中默认设置为高阻

发表于 2016-9-12 21:31

DSP芯片手册外设JTAG部分应该有详细的说明

发表于 2016-9-12 22:42

看看有没有clkout引脚有没有时钟输出
在确认一下 TRST是不是缺少上啦

求助C6747的JTAG的TRST一直为低的原因

相关帖子

浏览过的版块

技术领袖奖章

十世金身

坚毅之洋流

荣誉元老奖章