发新帖我要提问
返回列表
打印
[FPGA]

关于差分输入串行数据处理后输出的问题

[复制链接]
567|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhou_1313|  楼主 | 2016-9-19 20:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
数据处理, 串行数据, FPGA, PGA
今天遇到一个问题，由于初学FPGA，很多问题还在发现中，各位大大，一个差分输入串行的数据，例如格式为A[9：0]B[13：0]C[31：0]，我去接收，然后输出数据IN1<=A[9:0],IN2<=B[13:0],IN3<=C[31:0],以前没有遇到过差分输入的数据和时钟，也没过差分IP核，所以不知从何下手，求教大大们一个程序代码的大概的框架，详细点最好啦，入坑FPGA新人求教。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhou_1313

1

主题

1

帖子

0

粉丝