21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于差分输入串行数据处理后输出的问题 ...
返回列表 发新帖我要提问

[FPGA] 关于差分输入串行数据处理后输出的问题

[复制链接]
724|0
 楼主| zhou_1313 发表于 2016-9-19 20:55 | 显示全部楼层 |阅读模式
数据处理, 串行数据, FPGA, PGA
今天遇到一个问题，由于初学FPGA，很多问题还在发现中，各位大大，一个差分输入串行的数据，例如格式为A[9：0]B[13：0]C[31：0]，我去接收，然后输出数据IN1<=A[9:0],IN2<=B[13:0],IN3<=C[31:0],以前没有遇到过差分输入的数据和时钟，也没过差分IP核，所以不知从何下手，求教大大们一个程序代码的大概的框架，详细点最好啦，入坑FPGA新人求教。
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhou_1313

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部