21ic电子技术开发论坛 › 已关闭版块 › ZLG › 时序约束
返回列表 发新帖我要提问

[Actel FPGA] 时序约束

[复制链接]
2539|5
 楼主| lobby 发表于 2010-3-24 10:51 | 显示全部楼层 |阅读模式
时序, 时钟
看书上些可以进行全局时钟约束，
大家用过吗，
怎么用呢，
哪些参数怎么设置啊/
回复

收藏 举报

相关帖子
20801233 发表于 2010-3-24 11:09 | 显示全部楼层
我也很疑惑，
Tsetup  Thold 这些值怎么选啊？
回复

收藏 举报

 楼主| lobby 发表于 2010-3-24 11:15 | 显示全部楼层
对啊，
是根据FPGA的前端和后端设置吗？
回复

收藏 举报

xiaoxin1986 发表于 2010-3-24 18:24 | 显示全部楼层
全局始终约束有什么作用？
回复

收藏 举报

金鱼木鱼 发表于 2010-3-26 22:49 | 显示全部楼层
http://hi.baidu.com/kgfliner/blo ... 151ff81bd5763e.html   很好的资料
回复

收藏 举报

bit6019 发表于 2010-3-27 21:04 | 显示全部楼层
我也想知道怎么设置，坐等高手
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lobby

23

主题

291

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部