发新帖我要提问
返回列表
打印
[FPGA]

Altera FPGA Fifo使用遇问题

[复制链接]
880|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mcuatmel|  楼主 | 2016-9-29 09:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
altera, FIFO, FPGA, 信号, 时钟
我调用了一个异步FiFO，有写申请，写时钟，写满，读时钟，读申请，读空，aclr，这几个信号，现在发现有写满的信号变化，但rdempty一直是高，不知为什么，请指点！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
5186| | 2016-10-4 11:38 | 只看该作者
这几个信号要综合起来用才会得到正确的结果

使用特权

评论回复 赏
板凳
mcuatmel|  楼主 | 2016-10-11 11:34 | 只看该作者
这个FIFO读或写都是上升沿有效，对吧？我现在能写，能读，就是读出来的数不对。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mcuatmel

512

主题

1456

帖子

2

粉丝