21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Altera FPGA Fifo使用遇问题
返回列表 发新帖我要提问

[FPGA] Altera FPGA Fifo使用遇问题

[复制链接]
1061|2
 楼主| mcuatmel 发表于 2016-9-29 09:54 | 显示全部楼层 |阅读模式
altera, FIFO, FPGA, 信号, 时钟
我调用了一个异步FiFO，有写申请，写时钟，写满，读时钟，读申请，读空，aclr，这几个信号，现在发现有写满的信号变化，但rdempty一直是高，不知为什么，请指点！
回复

收藏 举报

相关帖子
5186 发表于 2016-10-4 11:38 | 显示全部楼层
这几个信号要综合起来用才会得到正确的结果
回复

收藏 举报

 楼主| mcuatmel 发表于 2016-10-11 11:34 | 显示全部楼层
这个FIFO读或写都是上升沿有效，对吧？我现在能写，能读，就是读出来的数不对。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mcuatmel

512

主题

1456

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部