virtex5 DDR2调试求教

登录 · 发表于 2016-10-5 18:58

本帖最后由 jiangwenj02 于 2016-10-11 12:26 编辑

最近在做VIRTEX5的DDR2 MIG 调试，phy_init_done管脚一直没有拉起来（仿真可以拉起来），error也没有拉高，原因找不到～求问都有什么办法找原因？硬件上的原因应该不太可能，是照着一个通过验证的板子设计的。DDR2的电路图在附件里边

发表于 2016-10-8 08:45

先把硬件部分贴出来看看吧

发表于 2016-10-8 19:55

zyingjie 发表于 2016-10-8 08:45
先把硬件部分贴出来看看吧

图片较大，放小了不清晰，可以私聊吗？

发表于 2016-10-9 09:33

这么点东西有啥好遮遮掩掩的

发表于 2016-10-9 14:11

zyingjie 发表于 2016-10-9 09:33
这么点东西有啥好遮遮掩掩的

额。这个图确实大，两张原理设计图，一个屏幕截图的话，我都看不清楚。这个我看下能不能传pdf附件吧。DDR2的资料网上都能找到，确实不是不想上传。

[FPGA] virtex5 DDR2调试求教

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章

偶尔光临

技术奇才奖章

缘定三生