发新帖我要提问
返回列表
打印
[FPGA]

virtex5 DDR2调试求教

[复制链接]
724|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jiangwenj02|  楼主 | 2016-10-5 18:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, virtex, 调试, 仿真, 电路
本帖最后由 jiangwenj02 于 2016-10-11 12:26 编辑

最近在做VIRTEX5的DDR2 MIG 调试，phy_init_done管脚一直没有拉起来（仿真可以拉起来），error也没有拉高，原因找不到～求问都有什么办法找原因？硬件上的原因应该不太可能，是照着一个通过验证的板子设计的。DDR2的电路图在附件里边

SCHEMATIC1 _ 06_Virtex DDR2.pdf

149.26 KB

SCHEMATIC1 _ 10_DDR2.pdf

134.14 KB

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zyingjie| | 2016-10-8 08:45 | 只看该作者
先把硬件部分贴出来看看吧

使用特权

评论回复 赏
板凳
jiangwenj02|  楼主 | 2016-10-8 19:55 | 只看该作者
zyingjie 发表于 2016-10-8 08:45
先把硬件部分贴出来看看吧

图片较大，放小了不清晰，可以私聊吗？

使用特权

评论回复 赏
地板
zyingjie| | 2016-10-9 09:33 | 只看该作者
这么点东西有啥好遮遮掩掩的

使用特权

评论回复 赏
5楼
jiangwenj02|  楼主 | 2016-10-9 14:11 | 只看该作者
zyingjie 发表于 2016-10-9 09:33
这么点东西有啥好遮遮掩掩的

额。这个图确实大，两张原理设计图，一个屏幕截图的话，我都看不清楚。这个我看下能不能传pdf附件吧。DDR2的资料网上都能找到，确实不是不想上传。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jiangwenj02

11

主题

69

帖子

1

粉丝