发新帖我要提问
返回列表
打印
[FPGA]

例说FPGA连载36：DDR控制器集成与读写测试之功能概述

[复制链接]
515|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
rousong1989|  楼主 | 2016-10-8 16:50 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 读写, 集成, ddr控制器
例说FPGA连载36：DDR控制器集成与读写测试之功能概述
特权同学，版权所有
配套例程和更多资料下载链接：
http://pan.baidu.com/s/1c0nf6Qc
本实例对Altera提供的DDR2控制器IP核模块进行读写操作。每1.78秒执行一次DDR2的写入和读出操作。先是从0地址开始遍历写256*64bits数据到DDR2的地址0-1023中；在执行完写入后，执行一次相同地址的读操作，将读出的256*64bits数据写入到FPGA的片内RAM中。在Quartus II集成的In-System Memory Content Editor中可以查看片内RAM中规律变化的数据。
本实例系统功能框图如图4.1所示。
图4.1 工程实例2功能框图

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

rousong1989

338

主题

338

帖子

28

粉丝