21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › AXI总线Verilog实现
返回列表 发新帖我要提问

AXI总线Verilog实现

[复制链接]
1343|1
 楼主| love-CCD 发表于 2016-10-9 14:51 | 显示全部楼层 |阅读模式
verilog, 总线, altera, 接收模块, 总线通信
最近在学习altera公司SOC器件中的AXI总线通信，按照AXI总线协议写了几个简单的FPGA端接收模块，怎么测试都不正确，有没有大师有类似方面的研究啊，指点一二，后面追加分数，谢了。
回复

收藏 举报

相关帖子
 楼主| love-CCD 发表于 2016-10-9 14:52 | 显示全部楼层
自己顶起来，等待高手的出现
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

love-CCD

21

主题

128

帖子

8

粉丝
快速回复 在线客服 返回列表 返回顶部