发新帖我要提问
返回列表
打印

AXI总线Verilog实现

[复制链接]
1135|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
love-CCD|  楼主 | 2016-10-9 14:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 总线, altera, 接收模块, 总线通信
最近在学习altera公司SOC器件中的AXI总线通信，按照AXI总线协议写了几个简单的FPGA端接收模块，怎么测试都不正确，有没有大师有类似方面的研究啊，指点一二，后面追加分数，谢了。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
love-CCD|  楼主 | 2016-10-9 14:52 | 只看该作者
自己顶起来，等待高手的出现

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

love-CCD

21

主题

128

帖子

8

粉丝