发新帖我要提问
返回列表
打印
[VHDL]

VHDL generate语句

[复制链接]
853|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
伍角贰分|  楼主 | 2016-10-10 22:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Gen, VHDL, TE
麻烦问一下VHDL中使用GENERATE语句时，声明语句之后到底要不要加BEGIN，看了好多地方给的标准格式上面是有加的，但是有些地方例程是不加的，有没有大神能指导一下。谢谢

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

伍角贰分

1

主题

1

帖子

0

粉丝