发新帖我要提问
返回列表
打印

FPGA + 2片DDR3的设计及走线问题

[复制链接]
1654|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jsaw|  楼主 | 2016-11-3 09:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, DDR3, 芯片, XILINX, 电阻
FPGA:  Xilinx Artix7 FPGA XC7A200T-1FBG484C

接两片MT41K128M16JT-125:K

请问：
1.阻抗不做成40欧姆，而做成50欧姆的话，CLKP 和CLKN间的电阻是不是要对应地从80改成100？
2.这两颗芯片能否用fly-by结构走线？  芯片需要什么特性才能支持fly-by；用常规T结构ok吗？


使用特权

评论回复 赏

相关下载

相关帖子
沙发
feihufuture| | 2016-11-3 10:30 | 只看该作者
帮你顶起

使用特权

评论回复 赏
板凳
feihufuture| | 2016-11-3 10:37 | 只看该作者
可以参考已有的官方开发板

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jsaw

39

主题

92

帖子

3

粉丝