21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA + 2片DDR3的设计及走线问题
返回列表 发新帖我要提问

FPGA + 2片DDR3的设计及走线问题

[复制链接]
1820|2
 楼主| jsaw 发表于 2016-11-3 09:19 | 显示全部楼层 |阅读模式
FPGA, DDR3, 芯片, XILINX, 电阻
FPGA:  Xilinx Artix7 FPGA XC7A200T-1FBG484C

接两片MT41K128M16JT-125:K

请问：
1.阻抗不做成40欧姆，而做成50欧姆的话，CLKP 和CLKN间的电阻是不是要对应地从80改成100？
2.这两颗芯片能否用fly-by结构走线？  芯片需要什么特性才能支持fly-by；用常规T结构ok吗？


回复

收藏 举报

相关帖子
feihufuture 发表于 2016-11-3 10:30 | 显示全部楼层
帮你顶起
回复

收藏 举报

feihufuture 发表于 2016-11-3 10:37 | 显示全部楼层
可以参考已有的官方开发板
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jsaw

40

主题

93

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部