利用锁相环提取调幅信号的载波的一些疑问？

只看该作者 · 2016-11-11 21:50

manbo789 发表于 2016-11-11 15:39

确实，感受到了它的强大。真是谢谢，涨姿势了。我打算先用手里的东西试试，先去做限幅、滤波吧。

只看该作者 · 2016-11-11 22:00

wf.yang 发表于 2016-11-11 20:47
这里用作载波提取的原理是这样的：

其实，只要对已调幅波进行限幅，就可以得到载波。但这样输出的载波有 ...

你讲的我一下子接受不过来啊。
我所依据的理论是：锁相环一般都用于FM解调，但是当它被用于AM解调时，由于锁相环路的输入电压是调幅波，只有幅度变化，没有相位变化，而锁相环只能跟踪输入信号的相位变化，所以锁相环路的输出端只能得到与载波同频的等幅波。
我以为你解释的是这个问题：为什么输入是AM的情况下，输出得到的会是同频等幅波？你的意思是环路滤波器保持了等幅？但是你前面提到的限幅我是想不明白，是说锁相环里进行了限幅？好像没有吧。

只看该作者 · 2016-11-11 22:27

楼主加油，我们都看好你哦

只看该作者 · 2016-11-12 07:13

本帖最后由 wf.yang 于 2016-11-12 07:52 编辑

mulii 发表于 2016-11-11 22:00
你讲的我一下子接受不过来啊。
我所依据的理论是：锁相环一般都用于FM解调，但是当它被用于AM解调时，由 ...

看来你知道锁相环可以解调调频信号，但不知道解调的道理。锁相环解调调频信号原理是这样的：

用于解调调频信号的锁相环，实质是一个宽带环路，具有足够的环路带宽，使压控振荡器输出频率能够跟踪调频信号的频率，也就是说，此时压控振荡器输出的信号，就是输入的调频信号的复制品。

要知道，对压控振荡器本身来说，输出频率是由压控电压决定的，理想的压控振荡器，输出频率正比于压控电压，那么压控电压的变化规律，正好就是输出信号频率的变化规律。所以这个压控电压就是你所要的、解调出来的调制信号。

所以用于调频信号解调的锁相环，输出信号取自压控振荡器的输入（即环路滤波器的输出），而非压控振荡器输出。

至于为什么，环路滤波器的输出就是解调出来的调制信号？又说回来了，因为锁相环的环路带宽足够宽，压控振荡器输出频率能够跟踪输入的调频信号的频率。

只看该作者 · 2016-11-12 07:29

本帖最后由 wf.yang 于 2016-11-12 07:52 编辑

wf.yang 发表于 2016-11-12 07:13
看来你知道锁相环可以解调调频信号，但不知道解调的道理。锁相环解调调频信号原理是这样的：

用于解调调 ...

单一的锁相环，是不能解调调幅信号的，做载波提取是可以的。除非，你再加一个乘法器，使提取到的载波信号与原调幅信号相乘，再低通滤波。

你的说法里有一个不明显的错误理解。因此要强调一下：锁相环中的压控振荡器，输出永远是等幅信号。

用于提取调幅信号载波的锁相环，则是一个窄带环路。环路带宽足够窄，窄到输入信号的相位的变化，大部分被抑制掉，只留下非常非常缓慢的相位变化，此时压控振荡器输出的，就可以认为是没有相位变化的载波了。

要说明一个问题，原调幅信号的幅度变化，并不是被锁相环的滤波特性所消除的，你提取到的载波，可以认为是锁相环“再造”出来的，任何锁相环，不管环路带宽如何，输出永远是等幅波！

如果，你的锁相环采用的门鉴相器，再造出来的载波，与原来的调幅波的载波的相位是有一个固定相位差的，但相位差接近一个常数。这个相位差越恒定，说明你设计的环路特性越好。

如果你选用鉴频鉴相器，再造出来的载波，与原调幅波的载波相位差可以接近于零。

用于调幅信号载波提取的锁相环，它的作用是抑制相位变化，而非幅度变化。因为，调幅波，不管是通过限幅器还是电压比较器，总会有幅度变化向相位变化的转换，载波提取的目标，除了消除幅度变化，还要消除相位变化（动态的相位变化就是频率变化，微积分的关系）。

还有一点要说明，如果调幅波具有很高的调制度，比如接近100%，那么在100%调制的负峰时，调幅波的载波是接近没有的，在这段时间内，你提取不到载波。如果高调制度出现的几率较大，你通过限幅、电压比较器提取到的载波是断续的。引入锁相环，可以消除这种载波断续的情况。因为，即使你的输入信号中没有载波了，但环路滤波器还有输出电压，维持压控振荡器的振荡，只要这种载波缺失的时间足够短，压控振荡器的输出频率就不会变化太大，还可以认为是合格的载波。

只看该作者 · 2016-11-14 12:17

本帖最后由 Tezilla 于 2016-11-14 12:19 编辑

使用器件时应该给它的参数留够余量，这样才能可靠工作。CD4046的频响上限就1MHz，让它处理1MHz的信号肯定是不可靠的，即使用12V电源能让它工作，长时间如此也是对芯片的一种压榨，会让它折寿。PLL芯片的频响比要处理的信号频率宽得越多，鉴相精度会越高，对整个锁相环的性能是有好处的。74AHC4046频响可以到约10MHz，74VHC4046频响可以到近20MHz，你可以用这两种，但74VHC4046比较贵且难买。4046系列PLL芯片都有三种鉴频器，选择最合适的用好了锁相精度和稳定性都会很不错。要注意4046系列芯片的鉴相器输入信号也需要是方波，直接输入正弦波有可能不响应或鉴相精度很差，环路无法稳定。所以要先放大载波，然后用高速电压比较器整形成方波才能输入PLL芯片。关于外接VCO的做法和好处，已有专家告诉你了，两只三极管和变容二极管搭个简单的考毕兹振荡器就可以，变容二极管的容量选择和谐振线圈的电感量用LC谐振公式来算，1MHz频率的谐振电容宜选150-200pF。

只看该作者 · 2016-11-14 14:26

wf.yang 发表于 2016-11-12 07:29
单一的锁相环，是不能解调调幅信号的，做载波提取是可以的。除非，你再加一个乘法器，使提取到的载波信号 ...

哇，全被你讲清楚了。之前，没去看压控振荡器的原理，这下梳理通了。

只看该作者 · 2016-11-14 14:26

Tezilla 发表于 2016-11-14 12:17
使用器件时应该给它的参数留够余量，这样才能可靠工作。CD4046的频响上限就1MHz，让它处理1MHz的信号肯定是 ...

谢谢。知道了很多。

只看该作者 · 2016-11-15 09:41

Tezilla 发表于 2016-11-14 12:17
使用器件时应该给它的参数留够余量，这样才能可靠工作。CD4046的频响上限就1MHz，让它处理1MHz的信号肯定是 ...

我曾经用CD4046做过中波调幅广播发射机的频率合成器，用12V电源是没问题的，最高工作频率我做过 1521 KHz。

是的，压控振荡器没问题，仅仅是脉冲沿不好，还好，最终要变换成正弦波，对使用没影响。

鉴相器，确实存在脉冲沿斜率造成的鉴相精度问题，但鉴相频率不会用在工作频率上，是经过分频器分频的，我的鉴相频率是9KHz。

这个频率合成器，每天24小时工作，只有周二停机检修。可靠性是没问题的。大概是九几年的事情吧。

只看该作者 · 2016-11-15 12:33

本帖最后由 Tezilla 于 2016-11-15 12:43 编辑

wf.yang 发表于 2016-11-15 09:41
我曾经用CD4046做过中波调幅广播发射机的频率合成器，用12V电源是没问题的，最高工作频率我做过 1521 KHz ...

您已经说过了，把AM广播频段的信号用分频器分到9kHz，再送给CD4046鉴相，当然没问题，余量大的很。而且通常分频器还可以把正弦波放大整形，变成方波。貌似CD4046的VCO和鉴相器也可以分开供电，所以您的应用场合CD4046是胜任的。但楼主想让它直接处理1MHz的信号，CD4046的鉴相器绝对没法分辨频率这么高的信号的相位差。当然，您也给楼主提供了一个很好的思路，就是先分频成低频然后再鉴频，芯片自带的VCO出不了正弦波或频率上不去，自己外接合适的VCO。这样就把PLL芯片的要求降低了，锁相环的性能也保证了。

只看该作者 · 2016-11-15 12:58

查调福立体声接收IC？

只看该作者 · 2016-11-15 18:58

本帖最后由 wf.yang 于 2016-11-15 19:03 编辑

Tezilla 发表于 2016-11-15 12:33
您已经说过了，把AM广播频段的信号用分频器分到9kHz，再送给CD4046鉴相，当然没问题，余量大的很。而且通 ...

是的。

先分频再鉴相，似乎在这个频段很有必要，不然环路增益太高，环路滤波器不太好弄。

另外发现，集成 RC 振荡器的相位噪声比电容三点式差远了，需要非常宽的环路带宽去抵消VCO本身的相位噪声，太宽的环路带宽，又不利于抑制输入信号的相位噪声，这个矛盾不好解决。

要求稍高，我还是迷信电容三点式的，可供调节的因素较多。

MC145151-2，这个集成电路挺好用的，里面有失锁指示、鉴相器（门电路、鉴频鉴相）、两套分频器（参考信号、VCO振荡信号），分频比可选、可调。

只看该作者 · 2016-11-16 11:34

wf.yang 发表于 2016-11-15 18:58
是的。

先分频再鉴相，似乎在这个频段很有必要，不然环路增益太高，环路滤波器不太好弄。

PLL的相位噪声和VCO产生的信号频普纯净度有很大关系，VCO产生的信号频普越纯，高次谐波越少，PLL的相位噪声越低。考皮兹振荡器输出的正弦波失真小是出了名的，频谱很纯净，自然可以保证PLL的相位噪声低。其实有LC谐振回路的VCO由于有选频环节，频谱都不会差到那去。而芯片内集成的纯固态VCO由于没有Q值足够的选频回路，频谱纯净度无法保证，做出来的PLL自然相位噪声要比有LC谐振回路的VCO差一大截。

只看该作者 · 2016-11-16 16:51

wf.yang 发表于 2016-11-15 18:58
是的。

先分频再鉴相，似乎在这个频段很有必要，不然环路增益太高，环路滤波器不太好弄。

再请教下，我的NE564振荡输出如下图的蓝色曲线。这个波形正常吗？因为它不是方波，我没有见过锁相环的VCO输出，所以很不确定。这个波形能直接滤波成正弦波吗？如果要处理的话，该怎么处理呢？试过用二极管限幅，但是限幅后波形不平。也试过使用运放LF356放大后限幅，可是放大的电压上限就是5V，图中Vmax已经有5V了，而且，放大的波形，相位会漂（因为上升沿变得很缓）。不知道该怎么处理啊？还是换其他锁相环试试能不能得到很好的方波？

只看该作者 · 2016-11-17 19:48

Tezilla 发表于 2016-11-16 11:34
PLL的相位噪声和VCO产生的信号频普纯净度有很大关系，VCO产生的信号频普越纯，高次谐波越少，PLL的相位噪 ...

同意！

集成VCO。多数给予恒流源，热噪声作用于恒流源，直接转换为相位噪声，很要命！

只看该作者 · 2016-11-17 19:58

mulii 发表于 2016-11-16 16:51
再请教下，我的NE564振荡输出如下图的蓝色曲线。这个波形正常吗？因为它不是方波，我没有见过锁相环的VCO ...

我觉得，应该是正常的。

对于PLL，你不必过分介意波形的形状，只要鉴相器的两个输入信号的频率一致，基本可以认为处于锁定状态。

如果没有频谱分析仪，你可以用示波器观察环路滤波器的输出电压，输出直流电压越稳定、上面叠加的交流信号幅度越小，说明PLL输出的频率也越稳定。

只要频率正确，任何形状的波形都可以通过滤波得到正弦波。

滤波电路，可以采用LC谐振电路。如果要求稳定性更高，可以试试晶体滤波器，反正你的工作频率是固定的，1MHZ的晶体又很容易买到。

只看该作者 · 2016-11-17 21:20

wf.yang 发表于 2016-11-17 19:58
我觉得，应该是正常的。

对于PLL，你不必过分介意波形的形状，只要鉴相器的两个输入信号的频率一致，基 ...

哦哦。谢谢。你说的滤波方案都是LC无源滤波吧。我现在正在准备做一个有源滤波的试试呢。

只看该作者 · 2016-11-17 22:17

mulii 发表于 2016-11-17 21:20
哦哦。谢谢。你说的滤波方案都是LC无源滤波吧。我现在正在准备做一个有源滤波的试试呢。 ...

无源有源都可以。如果用晶体滤波，建议用有源的，避免让晶体承受过大的电压。

只看该作者 · 2016-11-20 12:25

mulii 发表于 2016-11-16 16:51
再请教下，我的NE564振荡输出如下图的蓝色曲线。这个波形正常吗？因为它不是方波，我没有见过锁相环的VCO ...

如果我没记错的话，NE564的VCO部分有一只引脚在标准应用参考图上是接一只固定电阻，阻值约4.7~5.1k，一般可以把这个电阻换成5k的电位器，然后就可以通过调节这个电位器调整VCO输出的波形和幅度了。似乎幅度调小一点，波形就会变好一点。太久没用，记得可能不准确，还请你仔细查看NE564的datasheet。

只看该作者 · 2019-1-27 10:54

Tezilla 发表于 2016-11-20 12:25
如果我没记错的话，NE564的VCO部分有一只引脚在标准应用参考图上是接一只固定电阻，阻值约4.7~5.1k，一般 ...

如果VCO后面用分频器。为了追求波形好看把幅度减小，往往不是好事。幅度小，分频器的相位抖动就越厉害，同样会造成相位噪声。

我认为，锁相环的追求，就是快速入锁、低相位噪声、低失锁概率，甚至有时候还要低稳态相差。

至于波形形状，是谐波造成的，完全可以通过谐波滤波器改善。还有不少场合，就要求输出方波。

利用锁相环提取调幅信号的载波的一些疑问 ？

突出贡献奖章

以坛为家

技术奇才奖章

甘甜之泉水

涓涓之细流

常驻人口

技术高手奖章

利用锁相环提取调幅信号的载波的一些疑问？