发新帖我要提问
返回列表
打印
[FPGA]

xilinx spartan6 mcb核疑问

[复制链接]
525|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
valkyrie1107|  楼主 | 2016-11-11 13:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
spartan6, XILINX, DDR, DDR3, 内存
DDR3配置中有一个配制叫做c_p0_mask_size 可以配置为4 8 16，大致解释为可用ddr3数据位数，这个参数是否必须和c_p0_data_port_size的32 64 128对应死？数据位32必须对应mask size  4  64对应8？（假设硬件内存是16位的），我现在认为是一一对应死的，如果配置为port_size 64,那么16位数据线岂不是只能用8位？这样很浪费？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

valkyrie1107

1

主题

2

帖子

1

粉丝