關於PSOC軟件原理圖延時的問題

发表于 2016-11-11 20:31

一個與門，當兩個都是高電平的時候，另外一段輸出一個高電平，現在如何讓這個輸出的高電平延時2秒輸出，剛接觸PSOC，能用定時器實現嗎？代碼可以很簡單實現的，感覺換成原理圖就好複雜啊。

发表于 2016-11-11 20:48

就是一個很簡單的問題，用keil編程的時候，只用讀兩個端口的狀態，在if裡面寫一個delay就可以延時兩秒，再把輸出端口置成高電平就行了。現在在psoc中是輸入端口通過與門連接到一起，然後另外一段鏈接輸出端口，如何讓這個輸出延時兩秒再輸出出來。