发新帖我要提问
返回列表
打印
[FPGA]

xilinx的 fifo

[复制链接]
548|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
泽曦儿|  楼主 | 2016-11-16 21:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO, XILINX, 信号, 时钟, 时序
      使用深度为10宽度为16的fifo，当写一个数时：we由低变高起，第二个时钟上升沿时，empty信号由高变低，第十个上升沿时，full信号由低变高；当读一个数时：re由低变高，第二个时钟上升沿时，开始输出数据，第十个上升沿时，empty信号由低变高。
     将深度改为5，上面的时序关系并没有改变。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

泽曦儿

1

主题

7

帖子

1

粉丝