打印
[Verilog HDL]

有关时钟的问题

[复制链接]
879|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
youwenzh|  楼主 | 2016-11-18 16:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
想请教几个有关时钟概念的问题。

1. 一个 16-bit ,可支持 1Msps 数据输出的 ADC,需要的时钟是不是 16MHz?而且必须是 16MHz 才能达到1Msps 的数据输出吗?
2. 请问如何把 125MHz 的时钟分频成 100MHz 及 16MHz? 这能行吗?

恳请提示。谢谢。

相关帖子

沙发
gaochy1126| | 2016-11-20 11:03 | 只看该作者
你是要使用FPGA吗?

使用特权

评论回复
板凳
gaochy1126| | 2016-11-20 11:03 | 只看该作者
使用 PLL试试看。

使用特权

评论回复
地板
gaochy1126| | 2016-11-20 11:17 | 只看该作者
建议使用基准的时钟信号作为PLL的输入。

使用特权

评论回复
5
youwenzh|  楼主 | 2016-11-21 09:05 | 只看该作者
gaochy1126 发表于 2016-11-20 11:17
建议使用基准的时钟信号作为PLL的输入。

非常谢谢你的提示,只是我对PLL没多少概念,请问有写什么好的案例可以参考学习吗?

使用特权

评论回复
6
gaochy1126| | 2016-11-22 07:44 | 只看该作者
youwenzh 发表于 2016-11-21 09:05
非常谢谢你的提示,只是我对PLL没多少概念,请问有写什么好的案例可以参考学习吗? ...

你用的FPGA吗?

使用特权

评论回复
7
youwenzh|  楼主 | 2016-11-22 10:52 | 只看该作者

是的,是 Altera Cyclone V GX Starter Kit.

使用特权

评论回复
8
gaochy1126| | 2016-11-30 21:28 | 只看该作者
youwenzh 发表于 2016-11-22 10:52
是的,是 Altera Cyclone V GX Starter Kit.

altera 不是有PLL输出时钟信号吗

使用特权

评论回复
9
gaochy1126| | 2016-11-30 21:29 | 只看该作者

使用特权

评论回复
评分
参与人数 1威望 +6 收起 理由
lzmm + 6 赞一个!
10
gaochy1126| | 2016-11-30 21:29 | 只看该作者
11
youwenzh|  楼主 | 2016-12-2 10:07 | 只看该作者
gaochy1126 发表于 2016-11-30 21:28
altera 不是有PLL输出时钟信号吗

是的是的!我糊涂了,非常感谢你的提点。

使用特权

评论回复
12
gaochy1126| | 2016-12-3 11:49 | 只看该作者
youwenzh 发表于 2016-12-2 10:07
是的是的!我糊涂了,非常感谢你的提点。

使用特权

评论回复
13
gaochy1126| | 2016-12-3 11:49 | 只看该作者
youwenzh 发表于 2016-12-2 10:07
是的是的!我糊涂了,非常感谢你的提点。

有什么好的作品记得来分享的。

使用特权

评论回复
14
youwenzh|  楼主 | 2016-12-19 15:26 | 只看该作者
gaochy1126 发表于 2016-12-3 11:49
有什么好的作品记得来分享的。

好的,在磨练中向你学习回馈分享的无私精神。

使用特权

评论回复
15
gaochy1126| | 2016-12-20 05:47 | 只看该作者
youwenzh 发表于 2016-12-19 15:26
好的,在磨练中向你学习回馈分享的无私精神。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

8

帖子

0

粉丝