求教一个信号上升下降时间的问题

登录 · 发表于 2016-12-15 11:23

如图，uln2003a的输入电容是25pF，点A处测量得到的信号上升沿大概60us,下降沿却有300多us，这两个时间受什么条件影响？
想不明白，请各位指点指点！

发表于 2016-12-15 11:55

“这两个时间受什么条件影响？”

主要是光耦。

发表于 2016-12-15 19:14

储存的电荷回路阻抗大。加一路光耦OC 门绝对快。

登录 · 发表于 2016-12-15 20:06

如版主所言，下降沿时间长是因为光耦深度饱和了，你把20K电阻去了，然后在下图所示位置加一个4.7K电阻。这样就快了。

发表于 2016-12-16 09:32

看光耦器件参数Ton和Toff，调整Ic和If

发表于 2016-12-16 09:33

上升沿是Ton 下降沿Toff 也就是退饱和时间

登录 · 发表于 2016-12-16 09:48

光耦的标准使用

发表于 2016-12-16 09:55

weilaiheike 发表于 2016-12-15 20:06
如版主所言，下降沿时间长是因为光耦深度饱和了，你把20K电阻去了，然后在下图所示位置加一个4.7K电阻。这 ...

深度饱和是因为二极管自身的电容充满电引起的吗?

发表于 2016-12-16 13:10

romantic_yhc 发表于 2016-12-16 09:48
光耦的标准使用

谢谢回复。
这么做确实快很多，能到100us以内，但是从控制上来说，如果控制侧故障或者光耦坏了的话，2003的输入是有效的，相应的输出就会导通，在某些情况下是不允许的。所以没有选择这种控制逻辑。

发表于 2016-12-16 13:11

13843822 发表于 2016-12-15 18:52
和管脚的对地电容有关，电容越大，波形越缓，电容越小，波形越抖，工程中难免有很多意想不到的问题，如果楼 ...

谢谢！

发表于 2016-12-16 13:24

weilaiheike 发表于 2016-12-15 20:06
如版主所言，下降沿时间长是因为光耦深度饱和了，你把20K电阻去了，然后在下图所示位置加一个4.7K电阻。这 ...

谢谢回复。
这么接的话24V直接怼到2003的输入端不太合适。这个下拉电阻确实能够提高A点下降沿的泄放速度。
不知道我的理解对不对，光耦关断的时候，在没有下拉电阻时，A点的电压泄放是靠2003的2.7k基极电阻和25PF的输入电容来完成的，所以要提高泄放速度，这个外接的下拉电阻需要比2.7k小，假设是1k则下降沿时间大概是没接的1/2.7。（同理，A点的上升沿是否也应该是与限流电阻和输入电容的RC常数相关，实际这个时间很快，不符合这个关系，所以这里也想不通，不知该如何理解，呵呵，很晕）

发表于 2016-12-16 13:34

weilaiheike 发表于 2016-12-15 20:06
如版主所言，下降沿时间长是因为光耦深度饱和了，你把20K电阻去了，然后在下图所示位置加一个4.7K电阻。这 ...

其实如果在光耦输出侧加一个24V转3.3V，然后用3.3V作为光耦输出的电源，再加一个驱动芯片去驱动2003就比较好处理了，主要是想尽量控制成本和布线空间，所以有点拧巴。

现在正在尝试在不去掉光耦C极电阻的情况下加这个下拉，然后调整这两个电阻的匹配来实现。
在保证满足2003输入电压电流条件的情况下，下拉电阻要尽量小，然后还要兼顾光耦IC、IF不能太大，挺纠结，

发表于 2016-12-19 10:31

jd9760 发表于 2016-12-16 13:34
其实如果在光耦输出侧加一个24V转3.3V，然后用3.3V作为光耦输出的电源，再加一个驱动芯片去驱动2003就比 ...

恩，明白楼主的意思。确实需要调节各个电阻值来达到光耦最高传输速度哈

求教一个信号上升下降时间的问题

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

技术新星奖章

技术奇才奖章

沉静之湖泊

七世轮回

突出贡献奖章

湍急之河流

缘定三生

技术导师奖章

社区建设奖章