发新帖我要提问
返回列表
打印
[FPGA]

Xilinx Zedboard视频输出的效率问题

[复制链接]
1177|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zxcvbnm1234174|  楼主 | 2016-12-19 22:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
zedboard, 视频输出, XILINX, TE, 摄像头
本帖最后由 zxcvbnm1234174 于 2016-12-20 09:24 编辑

我在用Zedboard做一个视频处理系统，其中一个任务是需要将摄像头采集进来的可见光数据数据转置输出，比如摄像头是以640x480采集可见光，那么最后要以480x640输出到显示屏上，我现在是先将可见光数据按产生的顺序存到DDR中，再用AXI-Lite接口（AXI-Full猝发传输地址不能按照一定的间隔累加）从DDR中逐个读出数据并经HDMI驱动输出，但有一个问题是感觉AXI-Lite接口的传输效率不够高，基本上至少需要2~3个时钟周期才能完成一次传输，而前面也提高猝发传输的地址不能按照一定间隔累加（转置输出的要求），请问各位大神有没有更好办法在zedboard上实现这个转置输出的功能？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zxcvbnm1234174|  楼主 | 2016-12-20 09:18 | 只看该作者
补充一下：摄像头采集 的一帧数据必须要先存到DDR中，不能直接在PL中建一个BRAM来存整一帧数据。

使用特权

评论回复 赏
板凳
feihufuture| | 2016-12-20 09:38 | 只看该作者
你这种方法有问题

使用特权

评论回复 赏
地板
zxcvbnm1234174|  楼主 | 2016-12-20 17:24 | 只看该作者
feihufuture 发表于 2016-12-20 09:38
你这种方法有问题

那请问是什么问题呢？可以如何改进呢？

使用特权

评论回复 赏
5楼
icecut| | 2016-12-21 14:40 | 只看该作者
内存访问效率差.

使用特权

评论回复 赏
6楼
ar_dong| | 2016-12-23 20:43 | 只看该作者
输入缓存16行，输出缓存16行，把图像切成16x16的小块，每次读写都是一块就行了

使用特权

评论回复 赏
7楼
littler| | 2016-12-24 17:29 | 只看该作者
使用pl的hp接口，这个带宽够了。官方例程都到1080p了

使用特权

评论回复 赏
8楼
zxcvbnm1234174|  楼主 | 2016-12-24 21:20 | 只看该作者
icecut 发表于 2016-12-21 14:40
内存访问效率差.

我也知道，可是必须要这样，后面其实还要对采集进来的图像进行很多处理，比如时域滤波等

使用特权

评论回复 赏
9楼
zxcvbnm1234174|  楼主 | 2016-12-24 21:23 | 只看该作者
littler 发表于 2016-12-24 17:29
使用pl的hp接口，这个带宽够了。官方例程都到1080p了

如果只是直接输出图像肯定是够了，1080p我也做过了，但后面要加入很多东西的，所以我在考虑如何提高转置输出的DDR读写效率

使用特权

评论回复 赏
10楼
littler| | 2016-12-24 21:40 | 只看该作者
zxcvbnm1234174 发表于 2016-12-24 21:23
如果只是直接输出图像肯定是够了，1080p我也做过了，但后面要加入很多东西的，所以我在考虑如何提高转置 ...

是传输效率问题？还是处理时间问题
HP接口比AXI-lite效率高是肯定的

使用特权

评论回复 赏
11楼
zxcvbnm1234174|  楼主 | 2016-12-25 17:53 | 只看该作者
littler 发表于 2016-12-24 21:40
是传输效率问题？还是处理时间问题
HP接口比AXI-lite效率高是肯定的

这样啊，我先去研究一下，谢谢啦

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zxcvbnm1234174

8

主题

33

帖子

0

粉丝