[FPGA] xilinx PCIE bram

[复制链接]
1000|0
 楼主| skyboy1100 发表于 2016-12-26 19:46 | 显示全部楼层 |阅读模式
     大家好 最近我在使用viado 自带的仿真bram模块,发现在原始代码中,对PORTA的输入口一直赋值为00,
但是在输出口居然有数据输出,下面是代码和仿真图,不知道大家遇到过相似问题吗?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

5

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部