发新帖我要提问
返回列表
打印
[FPGA]

FPGA实现的实时流水线连通域标记算法

[复制链接]
1312|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小鸭鸭|  楼主 | 2016-12-29 15:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA实现, AC, 图像数据, 代码, 源代码
本文要介绍的是两年前我自己琢磨出来的一种用FPGA实现的二值图像连通域标记算法。这个算法的特点是它是一个基于逐行扫描的流水线算法，也就是说这个算法只需要缓存若干行的图像数据，并在这若干行的固定延时内就给出结果，实时性很高，计算延时就只有这若干行，FPGA也无需外界SRAM或DDR来缓存图像数据。算法也不会因为图像中的连通区域数目多了就会变慢，因为这是流水线算法，就没有处理目标多了还会变慢这个概念。而该算法在PC上也有高速实现的潜力。
全部**请看附件中的pdf
FPGA实现的实时流水线连通域标记算法.pdf (281.33 KB)
需要源代码的请发邮件到3077686006企鹅邮箱

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xuliexuan| | 2017-1-17 17:09 | 只看该作者
mark!!谢谢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小鸭鸭

2

主题

2

帖子

0

粉丝