21ic电子技术开发论坛 › 综合技术交流 › 新手园地 › 请教FPGA的硬件设计问题，谢谢
返回列表 发新帖我要提问

请教FPGA的硬件设计问题，谢谢

[复制链接]
2308|1
 楼主| guozhengang 发表于 2010-4-7 17:16 | 显示全部楼层 |阅读模式
FPGA, 硬件设计, 时序, 电压, 通讯
使用FPGA产生时序和待测模块通讯，来测试待测模块。FPGA的管脚电压为3.3V，而待测模块为5V。请问FPGA和待测模块之间如何连接？FPGA的时序为ns，us级的，谢谢指教。如图

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
kubuco 发表于 2010-4-8 15:54 | 显示全部楼层
BUFFER
电平转换
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guozhengang
个人签名：为了得到，我们也许会付出更多

41

主题

104

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部