发新帖我要提问
返回列表
打印

请教FPGA的硬件设计问题，谢谢

[复制链接]
1538|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
guozhengang|  楼主 | 2010-4-7 17:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 硬件设计, 时序, 电压, 通讯
使用FPGA产生时序和待测模块通讯，来测试待测模块。FPGA的管脚电压为3.3V，而待测模块为5V。请问FPGA和待测模块之间如何连接？FPGA的时序为ns，us级的，谢谢指教。如图

clip_image002.gif (1.78 KB )

clip_image002.gif

使用特权

评论回复 赏

相关下载

相关帖子
沙发
kubuco| | 2010-4-8 15:54 | 只看该作者
BUFFER
电平转换

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guozhengang
个人签名：为了得到，我们也许会付出更多

41

主题

104

帖子

0

粉丝