发新帖我要提问
返回列表
打印

请教FPGA的硬件设计问题，谢谢

[复制链接]
2361|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
guozhengang|  楼主 | 2010-4-7 17:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, 硬件设计, 时序, 电压, 通讯
使用FPGA产生时序和待测模块通讯，来测试待测模块。FPGA的管脚电压为3.3V，而待测模块为5V。请问FPGA和待测模块之间如何连接？FPGA的时序为ns，us级的，谢谢指教

clip_image002.gif (1.78 KB )

clip_image002.gif

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mr.king| | 2010-4-7 20:42 | 只看该作者
6245类接口

使用特权

评论回复 赏
板凳
glaver| | 2010-9-27 00:07 | 只看该作者
要看待测模块的电平要求，看datasheet  高底电平电压分别是多少

使用特权

评论回复 赏
地板
glaver| | 2010-9-27 00:09 | 只看该作者
补充 供电是5v 但高电平不一定就是5v 比如说是大于2.4v 之类的 所以要看datasheet

使用特权

评论回复 赏
5楼
zxc729| | 2010-9-27 22:09 | 只看该作者
可以用74LVC4245这类的电平转换器件。我一般的情况下没用，直接串个限流电阻就没问题了

使用特权

评论回复 赏
6楼
zhangmr94| | 2010-10-4 08:43 | 只看该作者
我也是经常用１Ｋ的限流电阻匹配，也可以用二极管反串使用．

使用特权

评论回复 赏
7楼
zhang_2000| | 2010-10-4 17:10 | 只看该作者
同意楼上，
反串以后     FPG的内部上拉应该开启吧

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guozhengang
个人签名：为了得到，我们也许会付出更多

41

主题

104

帖子

0

粉丝