verilog 写的串口在一个状态机里面，有一个寄存器无法执...

登录 · 发表于 2017-1-3 09:58

图中红线部分 cnt8始终无法加1是为什么呢？，而cnt16就可以清零

发表于 2017-1-3 10:09

分开设计、结构更加清晰些

发表于 2017-1-3 10:22

feihufuture 发表于 2017-1-3 10:09
分开设计、结构更加清晰些

那我现在要怎么解决呢？在同一个begin end 里面一个执行一个不执行是什么情况？

发表于 2017-1-3 10:27

ok407371195 发表于 2017-1-3 10:22
那我现在要怎么解决呢？在同一个begin end 里面一个执行一个不执行是什么情况？ ...

拆成2个，你这么写不规范

发表于 2017-1-3 10:30

feihufuture 发表于 2017-1-3 10:27
拆成2个，你这么写不规范

不好意思，我是新手能不能讲的详细一点？为什么这样写不规范呢？

发表于 2017-1-3 10:39

本帖最后由 jyq007 于 2017-1-3 10:41 编辑

楼主一看就是写C的，你的逻辑后面那一段是全部不会去执行的。verolig是硬件，不是软件代码。不能按顺序去理解。

发表于 2017-1-3 10:46

jyq007 发表于 2017-1-3 10:39
楼主一看就是写C的，你的逻辑后面那一段是全部不会去执行的。verolig是硬件，不是软件代码。不能按顺序去 ...

begin end 不就可以是在这个范围内的全部都要执行吗？

发表于 2017-1-3 12:22

ok407371195 发表于 2017-1-3 10:46
begin end 不就可以是在这个范围内的全部都要执行吗？

cent16 放到一个if else的逻辑链路里面。不要才开成两个。

发表于 2017-1-3 12:33

看来我是经常犯这种错误？

发表于 2017-1-3 13:35

本帖最后由 thinkabout4451 于 2017-1-3 13:36 编辑

电路是并行的，所以下面的没有执行，另外代码风格有问题，如下。

cnt16无法两次被赋值，除非在互斥的判断里。
就是不要写成：
if()
  cnt16 <= 1;
if()
  cnt16 <= 2;

需要写成:
if()
  cnt16 <= 1;
else if()
  cnt16 <= 2;

因为cn16就是一个硬件的寄存器，没法接两个输入，不然可能会短路，
现在编译器比较强，一般会发现这种情况，可能会自动的帮你编译成互斥的条件，但结果就会和你估计的不一样了。

发表于 2017-1-3 15:07

前面已经有 if(cnt16==4)，后面 if(cnt16>=4)重复cnt16=4，改为：if（cnt16 > 4）.

发表于 2017-1-3 20:18

看了楼上的，明白了。

发表于 2017-1-4 08:26

确实是语法错误，习惯性写C了。

发表于 2017-1-4 09:57

你这个的问题在于当cnt16的值等于8时，cnt16不再++，锁死在这里了。

发表于 2017-12-10 22:35

你仿真看得到cnt16加得到8 以上吗？

[verilog] verilog 写的串口 在一个状态机里面，有一个寄存器无法执...

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章

技术高手奖章

常驻人口

无冕之王奖章

奔腾之江水

十世金身

技术领袖奖章

七世轮回

技术奇才奖章

欢快之小溪

社区建设奖章

缘定三生

[verilog] verilog 写的串口在一个状态机里面，有一个寄存器无法执...