打印

VHDL OR Verilog

[复制链接]
2771|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zxl_maitian|  楼主 | 2010-4-7 20:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
kk2614755| | 2010-4-7 20:44 | 只看该作者
都一样啊

使用特权

评论回复
板凳
wangweidgv| | 2010-4-8 14:27 | 只看该作者
Verilog 吧  好学易懂 用的人比较多

使用特权

评论回复
地板
drentsi| | 2010-4-9 19:01 | 只看该作者
两个都用,但倾向用VHDL,功能多些

使用特权

评论回复
5
ilove314| | 2010-4-9 21:37 | 只看该作者
高校里用VHDL的多,但是verilog比较容易上手

使用特权

评论回复
6
huang8033| | 2010-4-10 22:04 | 只看该作者
我觉得VHDL好用学,verilog不是那么严谨。

使用特权

评论回复
7
liuzenglong| | 2010-4-11 17:59 | 只看该作者
Verilog吧

使用特权

评论回复
8
zusen| | 2010-4-13 16:58 | 只看该作者
后者

使用特权

评论回复
9
heshang006| | 2010-4-13 22:32 | 只看该作者
记得以前看过一本书上说,国外是本科阶段教VHDL,研究生阶段教Verilog.我本人感觉VHDL就像是51单片机中的C51,更注重整体,而Verilog更像51单片机中汇编,更注重细节.本人愚见.

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

6

帖子

1

粉丝