VHDL OR Verilog

[复制链接]
3543|8
 楼主| zxl_maitian 发表于 2010-4-7 20:43 | 显示全部楼层 |阅读模式
小弟初学FPGA,请问各位大虾是先学VHDL还是先学Verilog???
kk2614755 发表于 2010-4-7 20:44 | 显示全部楼层
都一样啊
wangweidgv 发表于 2010-4-8 14:27 | 显示全部楼层
Verilog 吧  好学易懂 用的人比较多
drentsi 发表于 2010-4-9 19:01 | 显示全部楼层
两个都用,但倾向用VHDL,功能多些
ilove314 发表于 2010-4-9 21:37 | 显示全部楼层
高校里用VHDL的多,但是verilog比较容易上手
huang8033 发表于 2010-4-10 22:04 | 显示全部楼层
我觉得VHDL好用学,verilog不是那么严谨。
liuzenglong 发表于 2010-4-11 17:59 | 显示全部楼层
Verilog吧
zusen 发表于 2010-4-13 16:58 | 显示全部楼层
heshang006 发表于 2010-4-13 22:32 | 显示全部楼层
记得以前看过一本书上说,国外是本科阶段教VHDL,研究生阶段教Verilog.我本人感觉VHDL就像是51单片机中的C51,更注重整体,而Verilog更像51单片机中汇编,更注重细节.本人愚见.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

6

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部