各位大侠，你们好，请教Verilog写的程序，仿真结果正确，分配引脚编译后，下载到EPM240的开发板上，用信号发生器输入A,B两路信号，示波器测输出引脚一直为低电平，理论上应该是一定频率的高低电平啊，找了好久原因没找到，特来求助，谢谢。
file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\353638367\QQ\WinTemp\RichOle\0VBNAL1}OTK(N7R(JRPT]CV.png
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有账号？注册
×
|
楼主
