发新帖我要提问
返回列表
打印

CPLD下载程序引脚一直低电平

[复制链接]
564|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
寻觅不倒翁|  楼主 | 2017-1-9 20:05 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
电平, CPLD, 下载程序, 引脚, 信号
各位大侠，你们好，请教Verilog写的程序，仿真结果正确，分配引脚编译后，下载到EPM240的开发板上，用信号发生器输入A,B两路信号，示波器测输出引脚一直为低电平，理论上应该是一定频率的高低电平啊，找了好久原因没找到，特来求助，谢谢。
file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\353638367\QQ\WinTemp\RichOle\0VBNAL1}OTK(N7R(JRPT]CV.png

QQ图片20170109200242.png (103.33 KB )

QQ图片20170109200242.png

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

寻觅不倒翁

8

主题

28

帖子

0

粉丝