欢迎入门级FPGA/CPLD开发者共享自己的经验及成果

只看该作者 · 2010-4-11 09:33

为了给入门级学习者提供一些切合实际的资料和帮助，在这里特提倡刚开始做FPGA相关方面开发的朋友或者高手共享自己的处女作品或者刚开始做的几个作品，以及在开发过程中的遇到的问题、心得体会等。它可以不是很完美，甚至我们希望它存在很多问题，但最终都被大家一一克服。也许现在看来当时的问题非常的简单，当这些问题对于初学者来说的确是因为了解不够而无法解决。这就是我们需要的！希望得到大家的支持和响应。

只看该作者 · 2010-4-11 09:42

支持

只看该作者 · 2010-4-11 09:43

贴一个我以前发的帖子，希望对新人有帮助:)

我也是刚刚接触QuartusII，以前也用过Altera的器件，不过那会还是用的MaxplusII版本。如今，M已经成为了过时的开发工具了，就连Altera的技术支持都不再提供其相关的技术支持了。
      最忌帮同时的项目组用FPGA做了一个东西，选用的是EP1C6Q240，配置芯片选用的EPCS4（最初是EPCS1）。一开始用的一块开发板，在AS模式下始终无法下载，提示类似于无法识别Device之类的，论坛里很多人都遇到这样的问题。之后用JTAG方式下载，提示下载成功，而事实并非如此。好像论坛里也有人遇到过类似的问题。现在这些问题都已解决，其中有硬件的问题，也有软件使用的问题。在此总结出一点点的东西，给初接触Altera FPGA的朋友一点小提示吧。
      首先是软件的使用问题，在MaxplusII环境里，你可以对多个文件，如.vhd，.gdf等格式文件进行编译并生成名称与之对应的可供下载的.pof文件和.sof文件。在.vhd里只要你的文件名和实体名一致就可以，你可以对其中的任何一个文件进行目标器件的下载。而在QuartusII里（我用的是6.0版本），在一个工程里，只能生成一个与顶层设计名一致的下载文件，.pof文件和.sof文件。其他的文件你可以将其设为Top-level Entity并编译，但你如果不将顶层设计名更改为你要编译的文件名，似乎无**常完成下载，即使提示你下载成功，也未必真的下载成功。如果你建立了多个仿真文件，你会发现在仿真时其调用的仍是与实体名一致的仿真文件。也就是说你的顶层设计文件（即你要下载到目标器件的文件）一定要与你的顶层设计名称严格一致。个人认为，也许这也是QuartusII里为何提供Revision功能的原因吧，这样你就可以通过保存不同的版本，进而修改顶层设计的名称来实现程序的调试。
   另外，在硬件方面，如果出现无法配置，首先查一下硬件，可从如下几方面入手：
   1。首先确认你所用的下载电缆的类型：并口下载电缆有ByteBlaserII和ByteBlasterMV两种。Altera的FPGA和CPLD会在Datasheet里明确指出该器件支持那种电缆。
   2。下载模式：即使都是并口电缆，每种又都有3种下载模式，分别为AS、PS和JTAG。器件支持哪种模式同样会在Datasheet里说明。FPGA一般是通过模式引脚来MSEL[1..0]来设置。
   3。检查配置器件是否完好：一般可通过在下在过程中检测相关的配置信号来完成，比如在JTAG模式下，检测DCLK、TDI、TDO等信号，如果在执行的过程中看不到DCLK信号，那肯定是有问题。一般JTAG模式提供在线调试，可以取下配置器件再看其相关信号是否正常。其他模式调试方法类似。
   4。检查下载口出上拉、下拉电阻是否焊接，电阻的阻值是否合适。
   简单总结这么几点吧，希望能都初学者有用。