视频帧如何合并

只看该作者 · 2010-4-11 18:11

如图，我想把8个BUF里视频帧的数据经过FPGA或其他处理器视频效果处理后，放到BUF_OUT里去，然后通过其他方式读视频帧输出到显示器，有什么好的解决办法？我现在碰到的问题是FPGA处理视频帧的速度有限，最多也就200MHZ，但每个BUF的视频帧流的速度大概是108MHZ，如果把每个BUF里视频帧流读一遍后在处理，FPGA的速度肯定是跟不上，增加FPGA的速度不是解决办法，不知道有没有什么好的解决办法，我想了好几天了，没结果，请教高人指点一下。总之就是就是想把8个BUF的视频帧流实时的经过FPGA处理后合并到BUF_OUT里去。

2万 · 2010-4-11 19:11

存的时候就计算好地址存在对应位置即可，然后就只要直接取出来就可以了。
正因为硬件可编程器件的并行性，所以才可以这样设计。

当然，也存在抢总线和缓存的问题，这就需要你自己去处理了。

只看该作者 · 2010-4-11 21:13

可能没太说明白，每个BUF是108MHZ，8个BUF就是864MHZ,那么FPGA速度就要求是不低于864MHZ，显然这样的FPGA不太现实，如何实时处理8个BUF的视频帧合并到BUF_OUT，也就是把8个视频合成一个视频，我在想用别的结构，但也没有思路

只看该作者 · 2010-4-12 08:40

fpga很难处理864M的数据，你的思路可能需要调整。buf_out如果是简单的8个buf合并，这个没有捷径可走，需要串并转换。如果buf_out的速率低于8个buf相加，是否可以采用每路压缩然后传输的方式？

只看该作者 · 2010-4-12 09:06

我想在FPGA内部做视频处理，如果压缩的话，没法做视频处理了，如果是传输的话，应该没问题

只看该作者 · 2010-4-12 09:28

你是用点交织还是用行交织？内部可用较宽的buf，如64bit，这样，内部总线速度还是108M，输出可以用RapidIO X4。

只看该作者 · 2010-4-12 16:48

不错，我突然可以这样做，不过基本和楼上的意思差不多，就是FPGA内部做四个SRAM(BUF)控制器，四个BUF控制器接四个BUF进来，这样同时处理数据了，然后在复制这样的结构，每个FPGA接四个BUF，每一个这样的结构对应一个BUF_OUT，那么多个这样结构就有多个BUF_OUT，然后多个BUF_OUT在重复这样的的结构，最终就得到一个BUF_OUT了。缺点就是成本提高了，将来视频处理的时候比较麻烦些