打印

xilinx FPGA PCI核

[复制链接]
762|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
skyboy1100|  楼主 | 2017-1-25 11:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
       大家好,我现在使用ISE14.7工具,器件spartan 3a来实现PCI 核的操作。
     (1)新建ISE工程,选择器件,采用new source 来添加32bitPCI IP core,发现其一直为灰色,无法添加;
     (2)使用core generator工具,新建project ,选择对应器件,可以找到PCI  IP core,配置好相应的参数,可以生成对应
         .xco文件;
现在我将.xco通过add source方式来添加到我自己工程中,发现view HDL functional Model打不开,无法看到IP的封装文档,
也不知如何对IP核进行例化。我想请问大家这种IP核添加方式有问题吗,大家是否有相关经验,谢谢了!

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

5

帖子

0

粉丝