钳位电路导致缓冲器相位延迟问题

只看该作者 · 2017-2-15 17:36

电路图如下所示

试图达到的目的是：使用D1和D2两个二极管实现前级运放输出范围的正负最大值限制。然而用TINA模拟后发现这将导致第二级的缓冲器输出产生相位延迟，如下图所示

而且延迟量与R3有关，越小的R3延迟越小。由于使用的运放输出最大约50mA，所以我又不能将R3取得太小。
现在要求助的问题是：
1.输出产生相位延迟的原因是什么？
2.如何解决这个延迟的问题？

新人第一帖，先谢过坛子里的各位了！

只看该作者 · 2017-2-15 18:17

额，似乎找到问题了。将二极管换为1N4148，好像就没有这个问题了。

之前偷懒，感觉二极管都差不多，所以随便用了一个，出现这种问题，尴尬。。。

问题是，这到底是由于二极管的哪个特性导致的相位延迟呢？猜想应该是结电容（Junction Cap.） 1N4148仅为4pF，而先前那个查数据高达460pF。将1N4148的这项参数改成460pF后，模拟结果与之前的相同。

应该就是这样了。

只看该作者 · 2017-2-15 20:28

钳位电路导致缓冲器相位延迟问题

相关下载

相关帖子