21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › RTL Viewer仿真器件分析
返回列表 发新帖我要提问

[Quartus] RTL Viewer仿真器件分析

[复制链接]
1417|3
 楼主| 想学点什么 发表于 2017-2-18 23:48 | 显示全部楼层 |阅读模式
器件, RTL, 仿真器, Viewer, 比较器
C:\Users\Administrator\Desktop\@~33`_M2[5N`ASX2E0VH1$L.png
C:\Users\Administrator\Desktop\NRD3GP6A4MS(6H][(FDK6[F.png
在verilog中比较器比较的值是999999，但在RTL Viewer中比较器的值为上图。
在verilog中加法器的值是1；但在RTL Viewer中比较器的值为上图。
回复

收藏 举报

相关帖子
 楼主| 想学点什么 发表于 2017-2-18 23:51 | 显示全部楼层
这是两个器件的图

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

 楼主| 想学点什么 发表于 2017-2-24 22:51 | 显示全部楼层
我向着井口大喊了一声 “有人吗”。。。
回复

收藏 举报

腓特烈招惹了谁 发表于 2017-4-4 15:55 | 显示全部楼层
知道了 告诉我一声  同求
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

想学点什么

2

主题

10

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部