打印
[Quartus]

RTL Viewer仿真器件分析

[复制链接]
1205|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
C:\Users\Administrator\Desktop\@~33`_M2[5N`ASX2E0VH1$L.png
C:\Users\Administrator\Desktop\NRD3GP6A4MS(6H][(FDK6[F.png
在verilog中比较器比较的值是999999,但在RTL Viewer中比较器的值为上图。
在verilog中加法器的值是1;但在RTL Viewer中比较器的值为上图。

相关帖子

沙发
想学点什么|  楼主 | 2017-2-18 23:51 | 只看该作者
这是两个器件的图

@~33`_M2[5N`ASX2E0VH1$L.png (10.3 KB )

加法器

加法器

NRD3GP6A4MS(6H][(FDK6[F.png (10.62 KB )

比较器

比较器

使用特权

评论回复
板凳
想学点什么|  楼主 | 2017-2-24 22:51 | 只看该作者
我向着井口大喊了一声 “有人吗”。。。

使用特权

评论回复
地板
知道了 告诉我一声  同求

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

10

帖子

0

粉丝