1
11
43
初级技术员
使用特权
0
44
142
中级技术员
1234.JPG (278.94 KB )
下载附件
2017-2-27 09:03 上传
123.JPG (289.35 KB )
2017-2-27 09:04 上传
EMC110 发表于 2017-2-26 17:42 电路图,测试结果图?
TOP.PDF
2017-2-27 09:37 上传
点击文件名下载附件
188.15 KB
BOT.PDF
319.92 KB
已镜像
317
1957
1万
资深工程师
16
48
实习生
78
237
1611129919@ 发表于 2017-3-8 17:30 你板子上有15M的CLK吗?重点关注一下,根据你的测试图形,应该是时钟信号带来的骚扰。 ...
丁弋宇 发表于 2017-3-1 20:41 你的布线,设计,绝对是一塌糊涂。。。
firefight4321 发表于 2017-3-9 17:04 15M的时钟用GND线包起来,在时钟线上源端加RC滤波
qaz008 发表于 2017-3-10 23:30 把晶振、电源和地处理一下。 关于递百科(Debug)技术:
8
9
6
18
10
30
141
433
资深技术员
24
286
868
高级技术员
28
594
1801
助理工程师
发表回复 本版积分规则 回帖后跳转到最后一页
人才类勋章
等级类勋章
发帖类勋章
时间类勋章
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号