利用Verilog-HDL实现基于FPGA的分频方法

发表于 2017-2-26 14:43

这个直接使用PLL分频即可。

发表于 2017-2-26 14:43

发表于 2020-11-29 20:13

现在都有很多的IP核可以使用的。楼主还是去网上看看。

发表于 2020-11-29 20:14

选用的FPGA中有PLL的话，就可以利用厂家提供的分频/倍频IP核实现分频

发表于 2020-11-29 20:14

没有PLL的话，则要自己描述分频模块。整数分频比较容易实现

发表于 2020-11-29 20:14

不管用PLL和码差频率的使用PLL分频的简单实现，最重要的是，出了分频信号稳定，低抖动的

发表于 2020-11-29 20:14

强烈建议你使用PLL或者DLL资源

发表于 2020-11-29 20:14

仿真时钟设置为分频后各个时钟的最小公倍数。

发表于 2020-11-29 20:15

使用PLL实现分频操作简单，最重要的是，分频出来的信号稳定，抖动校在fpga开发中，时钟源是非常重要的

发表于 2020-11-29 20:15

分频一般都会使用计数或者PLL产生这两种方式

发表于 2020-11-29 20:15

分频器是FPGA设计中使用频率非常高的基本单元之一。

发表于 2020-11-29 20:15

CYCLONE锁相环最大可以倍频到402.6M，之后可以任意分频

发表于 2020-11-29 20:16

如果是FPGA，建议用EDA工具的pll IP core

发表于 2021-3-28 14:42

偶数倍分频器的实现非常简单，只需要一个计数器进行计数就能实现。

发表于 2021-3-28 14:43

如需要N分频器（N为偶数），就可以由待分频的时钟触发计数器进行计数，当计数器从0计数到N/2-1时，将输出时钟进行翻转，并给计数器一个复位信号，以使下一个时钟开始从零计数。

发表于 2021-3-28 14:43

对于50%奇数分频器的设计，用到的思维是错位半个时钟并相或运算。

发表于 2021-3-28 14:43

大部分的教科书中，都会提到如何分频，包括奇数分频，偶数分频，小数分频等。

发表于 2021-3-28 14:44

DDS是重要的频率合成方法，在波形发生器中有极其重要的应用。

发表于 2021-3-28 14:45

可以设置其参数，可以调节其输出的占空比，占空比的意思就是高电平所占周期的多少。

[Verilog HDL] 利用Verilog-HDL实现基于FPGA的分频方法