打印
[FPGA]

差分时钟输入转单端时钟

[复制链接]
5679|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
黎释注册|  楼主 | 2017-2-27 10:03 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
想问下,板上只有一个130M的差分时钟输出,这一对时钟连接到GTP_CLK,    那么我代码中其他的模块也需要时钟信号怎么办?
怎么可以转单端时钟,是不是像这样?
IBUFDS IBUFDS
(
.I(GTPD0_P),
.IB(GTPD0_N),
.O(GTPD0_left_i)
);
那么这个输出的时钟信号GTPD0_left_i能不能作为全局时钟信号?或是可以作为DCM的输入时钟信号?
还有其他的方法吗?着急。之前没遇到过差分晶振。谢谢大家!

相关帖子

沙发
andous| | 2017-2-27 18:41 | 只看该作者
GTP的时钟是专用时钟,不可以用作其他的用途。

使用特权

评论回复
板凳
黎释注册|  楼主 | 2017-2-28 09:46 | 只看该作者
andous 发表于 2017-2-27 18:41
GTP的时钟是专用时钟,不可以用作其他的用途。

那板子上只有一个晶振,该怎么办啊?有没有其他好的方法,谢谢!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

11

主题

37

帖子

0

粉丝