发新帖我要提问
返回列表
打印
[FPGA]

华为内部经典FPGA时序资料---FPGA input delay约束的方法

[复制链接]
1053|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
PKJIE吴|  楼主 | 2017-3-1 16:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Input, FPGA, 时序, 华为, COM
本帖最后由 PKJIE吴 于 2017-3-1 16:21 编辑

该视频抛弃复杂的理论，按照工程实际情况，分析各种情况，只要选择正确情况然后约束即可。
优酷视频下载：v.youku.com/v_show/id_XMjUzMjYxNTg4MA==.html
更多资料下载：mdy-edu.com/article_cat?id=9

使用特权

评论回复 赏

相关下载

相关帖子
沙发
PKJIE吴|  楼主 | 2017-3-4 15:16 | 只看该作者
FPGA 查找和定位问题的技巧
FPGA出错是非常正常的，出错不可怕，可怕的是不知道怎么去找错误。本视频就教授如何去查找和定位错误，自己能就找到问题。
mdy-edu.com/article_cat/video?id=81

使用特权

评论回复 赏
板凳
HMingS| | 2017-3-6 15:36 | 只看该作者
这两年华为的资料越来越开放了

使用特权

评论回复 赏
地板
PKJIE吴|  楼主 | 2017-3-9 16:10 | 只看该作者
是的！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

PKJIE吴

2

主题

5

帖子

0

粉丝