请教香主，关于FSMC的时序计算。

发表于 2010-4-15 13:38

看了AN2784，关于NOR FLASH时序计算的问题，如图。不明白其地址建立时间、地址保持时间、数据建立时间是怎么算出来的。
按照文档所说的，HCLK为72Mhz，约为14ns,那么按照第二个公式计算
DATAST*14=45，即是DATAST=3.2，此处取3（不知可否）
再按第一个公式：(ADDSET+5)*14=70，即ADDSET=0.
再按第三个公式调整：DATAST=106*72/1000-4=7.632-4=3.632,
不明白为什么变成6了，是计算的顺序不对吗？还有就是Tsu和Tv两个参数是固定的吗？好像在数据手册上找不到，请教，谢谢。

发表于 2010-4-15 14:07

记得以前有一个帖子提出了类似的问题，是关于NAND Flash时序的计算，应用笔记中给出的数值与计算出的数值不相符，经过与应用笔记的作者沟通，他的意思是：计算结果是一个最小可能的取值，为了保证较宽的兼容性，他给出了比计算结果更宽的时间限制。

所以说只要你采用的数值大于计算出的数值，就没有问题，但不能小于计算出的结果。

发表于 2010-4-15 14:55

本帖最后由 WX1986 于 2010-4-16 14:22 编辑

首先，谢谢。
手册里没说是“为了保证较宽的兼容性，给出了比计算结果更宽的时间限制”这样的话，所以不知道。
还是很迷糊，再说AN2784里那个SRAM时序的计算，如下图。按照公式计算
先得DATAST=0.57（不知该如何取舍，先取0）；
再由（ADDSET+2）*14=12得ADDSET=-1.14(同上取0)；
最后校正得DATAST=3.456-4=-0.544(此处不知道Tsu和Tv两个参数是何处得来的，取得是和NOR FLASH计算时一样的参数36ns)。
不过结果的确是比我算的大啊，呵呵。
再次感谢香主的回复。

发表于 2010-4-15 15:37

是的，**里确实没说是“为了保证较宽的兼容性，给出了比计算结果更宽的时间限制”这样的话，我已经反馈给这个应用笔记的作者，要求他们能够改善这篇**。

发表于 2010-4-15 16:14

谢谢香主，期待改善过的这篇**。

发表于 2010-4-15 18:11

hehe

发表于 2010-4-16 14:03

Tsu和Tv两个数据找到了，在STM32F103xC、D、E数据手册中，如下图，贴出来，免得再不到的人再找了，不过不知道怎么算出Tsu+Tv=36ns的。

发表于 2010-4-19 21:58

上次那个“提出了类似的问题”的帖子是我发的，呵呵
到后来也没搞明白，不过似乎关系不大，因为最终也没算出个满意的时间值，就取了较大值，结果运行良好

发表于 2011-2-28 15:28

最近正在弄这东西，谢谢指点。

请教香主，关于FSMC的时序计算。

相关帖子

浏览过的版块

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

希望之星奖章

甘甜之泉水

经常做客

技术奇才奖章