发新帖我要提问
返回列表
打印

QuartusII如何把设计导出为verilog HDL源文件

[复制链接]
3167|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mugenwon|  楼主 | 2010-4-17 10:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL, 源文件, verilog, quartusII, 电路
比如说我用它自带的库做了个电路，电路图有了，但我想把这个电路变成Verilog的源文本，然后拿到其他开发工具去用。怎样才能生成verilog的.v文件呢？？
顺带问问。libero的用电路图输入方式，除了最基本的门外，没有其他元件库？怎么导入？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
汉江之源| | 2010-4-17 12:53 | 只看该作者
知道了告诉我啊！！

使用特权

评论回复 赏
板凳
汉江之源| | 2010-4-17 12:53 | 只看该作者
应该可以的··

使用特权

评论回复 赏
地板
vodka| | 2010-4-17 13:39 | 只看该作者
file --> creat /update

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mugenwon

96

主题

430

帖子

3

粉丝