发新帖我要提问
返回列表
打印

FPGA实现A/D接口

[复制链接]
794|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hktkyyz|  楼主 | 2017-3-6 22:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
接口, FPGA实现, a/d, 中频, 信号
两个相同的射频链路经中频处理后，用1片A/D9363来进行采样，一路的信号底噪很高，一路正常，是什么原因造成的！求指点！！！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
玄德| | 2017-3-9 17:02 | 只看该作者
这事未必和FPGA有关。
先要确定问题的部位。
一方面用示波器测测两路信号，
另一方面，给AD外加标准信号，测测看。




使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hktkyyz

2

主题

8

帖子

0

粉丝