有关FSMC外接NAND FLASH时的时序计算

[复制链接]
3010|4
 楼主| songbangyan 发表于 2010-4-20 12:10 | 显示全部楼层 |阅读模式
SET = (max (tCS, tALS, tCLS) – max (tWP, tRP))/HCLK – 2不管这个表示什么,下面列举一下文档中所给出的一些参数值:
tCS(Chip Enable low to Write Enable high)20 ns
tALS(AL setup time)15 ns
tCLS(CL Setup time)15 ns


tWP(Write Enable low to Write Enable high)15 ns
tRP(Read Enable low to Read Enable high)15 ns


那么按照HCLK为72MHz;计算出来SET应该是一个负数。
但是技术稳当的后面却给出的Setup time: 0x1;这事为什么?那里理解错了,麻烦高手给予解答一下。
香水城 发表于 2010-4-20 12:38 | 显示全部楼层
你认为负数合理吗?如果不合理,则至少应选取最接近的合理数值。
 楼主| songbangyan 发表于 2010-4-20 13:00 | 显示全部楼层
2# 香水城 好的,先试试再说。谢谢香版主了,每次都是你解答的我的困惑。
dfsa 发表于 2010-4-20 20:13 | 显示全部楼层
合理数值这个尺度如何把握呢
香水城 发表于 2010-4-20 20:54 | 显示全部楼层
合理数值这个尺度如何把握呢
dfsa 发表于 2010-4-20 20:13


这个问题好像很简单吧,负数合理吗?  不可能的数值肯定是不合理咯。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:我不偏执,所以我不是彻底的技术员。

18

主题

293

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部