21ic电子技术开发论坛 › 已关闭版块 › ZLG › 复位管脚连接问题
返回列表 发新帖我要提问

[Actel FPGA] 复位管脚连接问题

[复制链接]
2412|1
 楼主| linux1 发表于 2010-4-25 19:02 | 显示全部楼层 |阅读模式
管脚, AN, ST, AD, ce
Error: PRL13: Cannot place the instance rst_pad on the Lower Right quadrant locations because
       the instance adc1/MY_ADC_0/AB_INST connected to the clock net cannot be assigned to a quadrant.
       This instance must be placed on a middle left or middle right global locations
  请问这个问题该怎么解决！谢谢！
回复

收藏 举报

相关帖子
bit6019 发表于 2010-4-25 19:06 | 显示全部楼层
仔细看看zlg的配套书籍，书中有详细的解答，这个地方应该加一个约束的，具体的的内存参看配套实验例程中的电压监控一节
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

linux1

96

主题

455

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部