发新帖我要提问
返回列表
打印
[Actel FPGA]

管脚分配的问题-------急啊！

[复制链接]
1131|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
linux1|  楼主 | 2010-4-25 19:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
管脚分配, 信号, 引脚, 端口, 输入输出
我在管脚分配的时候，程序中port定义的输入输出端口信号引脚不能全部出现在分配引脚的画面上，这是为什么呢？而且我设置的端口信号都用到了，应该不存在什么优化问题，请问怎么解决呢？谢谢大家的帮助！

使用特权

评论回复 赏

相关下载

相关帖子

沙发
LPC300| | 2010-4-25 19:23 | 只看该作者
1.在Synilify的Technology View中看看，是不是你的端口信号连起来来，还是孤立的在一旁，或者参看 view log 的警告，会有优化方面的提示。

2.如果没有优化，请你在Designer中修改下扇出数。

使用特权

评论回复 赏
板凳
maoyanketi| | 2010-4-25 19:27 | 只看该作者
以前把主文件设置错的时候有这种情况

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

linux1

96

主题

455

帖子

0

粉丝