发新帖我要提问
返回列表
打印
[Actel FPGA]

管脚分配

[复制链接]
1224|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
maoyanketi|  楼主 | 2010-4-25 19:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
管脚分配, 引脚, 信号, 端口, 输入输出
请问我在管脚分配的时候，有的时候程序中port定义的输入输出端口信号引脚不能全部出现在分配引脚的画面上，这是为什么呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
maoyanketi|  楼主 | 2010-4-25 19:30 | 只看该作者
自己先顶下

使用特权

评论回复 赏
板凳
S3C2440| | 2010-4-25 19:35 | 只看该作者
Synipify 的优化.

使用特权

评论回复 赏
地板
maoyanketi|  楼主 | 2010-4-25 19:44 | 只看该作者
可是我定义的都用到了啊，怎么还优化啊？怎么解决这个问题呢？谢谢！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

maoyanketi

143

主题

1079

帖子

0

粉丝