[Actel FPGA] 管脚分配

[复制链接]
1701|3
 楼主| maoyanketi 发表于 2010-4-25 19:28 | 显示全部楼层 |阅读模式
请问我在管脚分配的时候,有的时候程序中port定义的输入输出端口信号引脚不能全部出现在分配引脚的画面上,这是为什么呢?
 楼主| maoyanketi 发表于 2010-4-25 19:30 | 显示全部楼层
自己先顶下
S3C2440 发表于 2010-4-25 19:35 | 显示全部楼层
Synipify 的优化.
 楼主| maoyanketi 发表于 2010-4-25 19:44 | 显示全部楼层
可是我定义的都用到了啊,怎么还优化啊?怎么解决这个问题呢?谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

143

主题

1079

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部