求助！急！

只看该作者 · 2010-4-25 20:01

急！无法打开.sdc文件修改复位输入管脚不连接至CLKBUF的输入端
布线时复位引脚有错误，就想按照书上写的修改其不连接到CLKBUF的输入端，但无法打开.sdc文件，提示
At line 5 while processing "E:/Actelprj/100K_PWM/synthesis/top_sdc.sdc"
invalid command name "create_clock"
第五行提示：create_clock -period 4.000000 -waveform {0.000000 2.000000} clk_48M，请问这是怎么回事，很急，周工帮忙解答下啊

只看该作者 · 2010-4-25 20:02

这是打开时的提示：

# Top Level Design Parameters

# Clocks

createe Path Constraints
_clock -period 4.000000 -waveform {0.000000 2.000000} clk_48M

# False Paths Between Clocks

# Fals

# Maximum Delay Constraints

# Multicycle Constraints

# Virtual Clocks
# Output Load Constraints
# Driving Cell Constraints
# Wire Loads
# set_wire_load_mode top

# Other Constraints

只看该作者 · 2010-4-25 20:02

我用Fusion板子做毕业课题的，比较急，总是遇到些小问题，进展有点慢，所以周工看见的话麻烦帮忙解答下吧，万分感谢

只看该作者 · 2010-4-25 20:22

不知道为什么，只好帮顶

求助！急！

相关下载

相关帖子