发新帖我要提问
返回列表
打印
[Actel FPGA]

FPGA030 IO管脚分配

[复制链接]
1305|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
年轻不在|  楼主 | 2010-4-25 20:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, IO, 管脚分配, PLL, edge
我定义一个输入管脚pllIn,然后用always对其进行操作。具体如下：
    always(posedge pllIn)   
    begin
    end
   函数块就完成一个分频功能，综合过后，在对pllIn进行IO管脚分配的时候，Libero8.5对这个管脚的分配就只有12、13、14、63、64、65这几个IO管脚可选。假如我需要改变成另外其它的IO管脚，请问如何操作，谢谢。

使用特权

评论回复 赏

相关帖子

沙发
手写识别| | 2010-4-25 20:41 | 只看该作者
建议选用这几个推荐的管脚,时钟的输入一般连入全局引脚

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

年轻不在

106

主题

447

帖子

1

粉丝